面向soc系统芯片中跨时钟域设计的模型检验方法 model checking on clock domain crossing design of system-on-chip.pdfVIP

下载本文档

18
0
约2.54万字
约 7页
2017-08-13 发布于上海
举报
版权申诉

面向soc系统芯片中跨时钟域设计的模型检验方法 model checking on clock domain crossing design of system-on-chip.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

面向soc系统芯片中跨时钟域设计的模型检验方法 model checking on clock domain crossing design of system-on-chip

第5期电子学报 v01．36No．5 2008年5月 ACTAEI上CIRONICASINICA May2008 面向SoC系统芯片中跨时钟域设计的模型检验方法冯毅，易江芳，刘丹，佟冬，程旭 (北京大学微处理器研究与开发中心，北京100871) 摘要：传统方法无法在RTL验证阶段全面验证SoC系统芯片中的跨时钟域设计．为解决此问题，本文首先提出描述亚稳态现象的等价电路实现，用以在RTL验证中准确体现哑稳态现象的实际影响；然后使用线性时序逻辑对跨时钟域设计进行设计规范的描述；为缓解模型检验的空间爆炸问题，进一步针对跨时钟域设计的特点提出基于输入信号的迁移关系分组策略和基于数学归纳的优化策略．实验结果表明本文提出的方法不仅呵以在RTL验证阶段有效地发现跨时钟域设计的功能错误，而且可以使验证时间随实验用例中寄存器数量的递增趋势从近似指数级增长减小到近似多项式级增长．关键词：形式化验证；模型检验；跨时钟域设计；线性时序逻辑中图分类号：TP302文献标识码： A 文章编号：0372．2112(2008)05．0886-07 Model onClockDomain of Checking CrossingDesignSystem—·on--Chip FENG Xu Yi，YI Dan，TONG Jiang-fang，LIUDong，CHENG and (Micro-ProcessorRe．search 100871，China) DevelopmentCenter，PekingUniversity，＆ijing inRTLverificationcannot theclockdomain of Abstract：Traditional approach completelyverify this tomodeltheactualeffect is SoC．Tosolve first aRTLmodule problem，Wepropose ofmet,xstability．Then，lineartemporallogic onthe tomodelthe ofCDC solvethe inmodel characteristic proposed specificationdesigns．To exponentialproblem checking．based ale of on forthestateIransifion’Scharacteristicfuncdonanda oninduction CDC signalpartition