- 1、本文档共26页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验一 触发器实现波形整形与脉冲延时研究—1课件
实验一 触发器实现波形整形及脉冲延时的研究-1;内容纲要;1. 实验课程简介; 本课程要求重点在于提高发现问题、分析及判断问题以及解决问题的能力,要加强课前预习,逐步掌握一定的故障判断和排除的方法,学习对数字电路的综合运用能力。 ;实验内容与顺序;如何取得优异的平时成绩?; 掌握使用集成门电路构成施密特触发器的基本方法。
掌握集成施密特触发器在波形整形电路中的作用。
;施密特触发器 ;3、实验原理; ①施密特触发器不同于其它的各类触发器,施密特触发器属于“电平触发”型电路。 ;;施密特触发电路的应用;(1)门电路组成的施密特触发器 ; 假定电路中CMOS反相器的阈值电压Vth≈VDD/2,RW1 R4,且输入信号vI为三角波,下面分析电路的工作过程。????由电路不难看出,G1门的输入电平vⅠ1决定着电路的状态,根据叠加原理有:;当vⅠ1Vth时,电路状态维持vOut=VDD不变。vⅠ继续上升至最大值后开始下降,当vⅠ1=Vth时,电路产生如下正反馈过程:
;(2)集成施密特触发器CD40106;V’=(10K/16.8K) ×5V
≈3 V;电源VDD=5V时, VT+为(2.2—3.6)V,典型值为2.9V;
VT-为(0.9—2.8)V,典型值为1.9V
本实验中:
V’=(10K/16.8K) *5V 约= 3 V
输入信号叠加在3V直流电平上,如图所示
; 1、测试由CMOS门电路组成的如图2.1.4的施密特触发器电路。输入端Vin接2kHz、直流偏置为0,,VPP=10V(带载实测)的三角波信号,改变RW1的值,用双踪示波器观测两组Vin和Vout的波形变化情况,分别画出两组输入、输出波形并标出VT+及VT?。讨论并说明RW1的改变与输出变化的关系。
;测试照片; 2.测试用CD40106实现的如图2.1.8所示集成施密特触发器整形电路。输入端Vin接2kHz的正弦波,按表2.1.3中所给不同幅度的输入情况,观测输出信号Vout,将所测输出信号的幅度填入表2.1.3中,并画出输入Vin为6V时的Vi’和输出Vout的波形图,实测此时电路的VT+以及VT-,与理论值相比较。讨论并说明输入信号幅度的改变对输出波形的影响。
表2.1.3 集成施密特触发器实验电路测试表
;;1、应先检查电源是否连接正确,再检查电路连接是否正确。
2.所有测???输入幅度均要求带载实测。
3、注意故障判断。并不是所有无脉冲输出的电路都存在故障,应分析其工作状态。
;5、实验要求;下次实验预习要求;Thank You !
文档评论(0)