存储器及存储系统-找源代码.PPT

第三章 存储器及存储系统 用1K × 4b芯片组织4K × 8b存储器示意图。 4K × 8b／ 1K × 4b＝4 ×2＝8片 3．字、位同时扩展 1.?例：某8位机采用单总线结构，地址总线16根（A15—A0，A0为低位），数据总线8根（D7—D0），控制总线中与主存有关的有MREQ（允许访存，低电平有效），R / W（高电平为读命令，低电平为写命令）。 主存地址空间分配如下：0——8191为系统程序区，由只读存贮器芯片组成。8192——32767为用户程序区；最后（最大地址）2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存贮器芯片： ROM：8K×8位（控制端仅有——CS） RAM（静态）：16K×1位，2K×8位，4K×8位，8K×8位 请从上述芯片中选择适当芯片设计该计算机主存贮器，画出主存贮器逻辑框图。注意画选片逻辑（可选用门电路及3：8译码器74LS138），与CPU的连接，说明选哪些存贮器芯片，选多少片？ 1. 解：主存地址空间分布如图所示： 根据给定条件，选用 ROM：8K×8位芯片1片。 RAM：8K×8位芯片3片。2K × 8位芯片1片 3：8译码器仅用Y0，Y1，Y2，Y3和Y 7输出端，且对最后的 2K×8位选片还需加门电路译码． 3.4.2 高速缓冲存储器 1．Cache的功能与基本