移位相加位硬件乘法器电路计.docVIP

电子技术课程设计 ----移位相加8位硬件乘法器电路计 设计任务与要求--------------------（3） 内容 要求 总体框图---------------------------（3） 电路的总体框图 框图的说明 设计思路 方案设计 选择器件与功能模块-----------------（5） 选择器件各功能模块及功能说明 功能模块----------------------------（8） ADDER8B的模块 ANDARITH的模块 ARICTL的模块 REG16B的模块 SREG8B的模块 总体设计电路图----------------------（14） 总体原理图 仿真波形图 管脚分配图 硬件验证情况 六， 心得体会--------------------------------------（18） 设计任务与要求 1．内容: 由8位加法器构成的以时序逻辑方式设计的8位乘法器乘法通过逐加原理来实现，从被乘数的最低位开始，若为1，则乘数左移与上一次和相加；若为0，左移后以全零相加，直至被乘数的最高位。 重点掌握VHDL设计电路模块在掌握8位加法器设计的基础上，进一步掌握8×8位乘法器的设计；3)进一步学习开发系统，掌握MAX+PLUS II的设计流程。 （电路