第五届高技能人才职业技能竞赛IC设计与测试项目竞赛规程.PDF

第五届高技能人才职业技能竞赛 IC 设计与测试项目竞赛规程 一、项目名称 IC 设计与测试 二、竞赛时间 预赛时间：2014 年6 月7 日 决赛时间：2014 年6 月14 日 具体时间以大赛参赛证为准。 竞赛官方网站： 。 三、竞赛地点 IC 设计与测试竞赛项目预、决赛地点为苏州中科集成电 路设计中心(苏州工业园区金鸡湖大道1355 号国际科技园二 期E301/401、B102)。 四、竞赛方式 IC 设计与测试竞赛分预赛和决赛两个阶段进行。 预赛：时间为90 分钟，通过 IC 设计与测试技术应知应 会综合测试遴选出决赛选手。 决赛：时间为3~6 个小时，采取工作任务书形式下达竞 赛要求，设置四个不同的方向，参赛人员可以根据自身的优 势选择一个参加比赛。进入决赛的选手其预赛成绩按20%计 入决赛。 五、决赛内容 (1) 数字电路全定制版图设计 1 / 5 任务要求：选手根据工作任务文档（PDF 格式），采用 指定工艺规则，完成给定标准单元电路图的版图。根据DRC、 LVS、AREA 等指标进行评判，完成数量多、质量高者胜出。 主办方提供如下EDA 工具：Cadence Virtuoso 5141 ; Springer Laker 。 参赛对象建议为：数字全定制版图工程师及相关技术人 员。 (2) 版图LVS 验证与调试 任务要求：选手根据工作任务文档（PDF 格式），通过 LVS 验证，检查给定版图的错误，并进行修正。版图以GDS 方式提供。 主办方提供如下EDA 工具：Mentor Calibre 参赛对象建议为：数字自动布局布线版图工程师、模拟 和数字全定制版图工程师及相关技术人员。 (3) 数字逻辑功能设计与验证 任务要求：选手根据工作任务文档（PDF 格式），采用 Verilog 语言，现场编码完成某一逻辑设计需求的设计或者验 证工作。 主办方提供如下 EDA 工具：Cadence NCSim ； Synopsys VCS；Mentor Modelsim；Springer Verdi debusy。 参赛对象建议为：IC 系统架构师、数字逻辑设计和HDL 编码工程师及相关技术人员 2 / 5 (4) 集成电路测试程序开发 任务要求1：选手根据工作任务文档（PDF 格式）对高 速数字电路、混合信号（ADC/DAC ）、模拟信号芯片的功 能，性能进行测试程序开发； 任务要求 2：选手根据开发的程序，进行编译调试，并 在测试机模拟开发软件上运行测试结果。 主办方提供如下的开发环境：LINUX 操作系统；V93K 测试机开发软件SmarTest。 参赛对象建议为：集成电路测试工程师和测试电路量产 工程师及从事测试程序开发的技术人员。 以上各方向所用软硬件，兼有主办方提供，不允许选手 自带。 以上各方向选手均按要求将相关运行记录、相关程序及 设计结果保存到指定存储区域。 六、竞赛设备 硬件 PC 机 基本配置： 1.CPU 酷睿2 双核E7200 2.53GHZ/3M 二级缓存 2.内存 1G DDR2 800 *2 3.硬盘 250G 16M SATAII 4.128M 显存独立显卡 5.19 寸液晶显示器 交换机/路由器 3 / 5 软件 Cadence Virtuoso 5141 全功能License Springer Laker 全功能License Mentor Calibre 与 DRC 、LVS 相关的全功能 License ，包括 Interactive Cadence NCSim 全功能License Synopsys VCS 全功能