- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
视频解码芯片中DDRSDRAM控制器的设计-Mipaper
维普资讯
第 32卷 第 1期 计 算 机 工 程 2006年 1月
Vo1.32 脑 ComputerEngineering January2006
·工程应用技术与实现 · 文章编号:l000—_3428(2006)ol—_024卜‘_02 文献标识码:A 中圈分类号:TP302
视频解码芯片中DDRSDRAM控制器的设计
刘 洋,林争辉
(上海交通入学电子工程系,上海 200030)
摘 要:介绍了高速DDRSDRAM控制器没计以及在视频解码芯片系统中的应用。该设计将DDR控制单元和系统内部总线仲裁单元较好
地整合成统一的控制器。根据DDR的工作原理和系统带宽要求,给出了DDR控制器关键部分在结构上和时序上的优化方案。同时还给出
了FPGA原型验证的策略以及最后FPGA和ASIC的实现结果。
关键词:DDR;SDRAM;视频解码芯片;H.264;片 卜系统
DesignofDDR SDRAM ControllerinVideoDecoder
LIUYang,LIN Zhenghui
(EEDepartment,ShanghaiJiaotongUniversity,Shanghai200030)
[Abstract] Thispaperintroducesahigh—speedDDRSDRAMcontrollerforvideodecoderSoC.DDRcontrolunitandsystemlocalbusarbitrate
unitaremergedinonecontrollerharmoniously.Accordingt()therequirementofthewholesystem andthecharacteristicofDDR SDRAM .thepaper
presentstheoptimized solution in structure and timing aspect And italso presentsthe strategy ofFPGA prototype verification and the
implementationresnltonFPGA &ASIC
[Keywords] Doubledatarate;SynchronousdynamicRAM;Videodecoder;H.264;Systemonachip(SoC)
随着消费类电子产品以及便携式通信产品向多功能、高 用其片内的DLL(delay—lockedloop)同步DQS的方法。DDR
性能和低功耗方向的飞快发展,整个产品系统对其主存储没 SDRAM 的基本控制操作包括初始化、激活、充电、刷新。
备的要求也越来越高。而DDRSDRAM凭借着其极高的数据 2DDRSDRAM控制器设计
传输速率和低廉的成本,已成为 PC个人电脑中必备的主存 下面给出了 DDRSDRAM 控制器设计中一些关键点的
储设备,接下来DDRSDRAM必将会越来越多地应用到这些 分析以及最优的解决方案。
消费类电子和便携式通信产品之中,发挥其最优的性能。 2.1DDRSDRAM控制器与内部总线接口的设计
本次开发的项 目是 H.264解码芯片,目标产品定位于 整个 H.264解码芯片结构如图 l所示, DDR控制器是
HDTV解码芯片和便携式移动通信设备多媒体处理芯片。 整个系统性能的关键因素,这是因为包括RISC、视频解码的
H.264协议本身复杂性较高,加之高清视频图像的数据量大, 两个
文档评论(0)