基于FPGA的电子抢答器的设计论文.docVIP

基于FPGA的电子抢答器的设计毕业论文 目 录 摘 要 I ABSTRACT II 第一章 绪论 1 1.1 课题研究的相关背景 1 1.2 选题的目的和意义 1 1.3 课题研究的内容 1 1.4 国内外研究现状 2 1.5 抢答器目前存在的主要问题 3 第二章 抢答器的系统概述 4 2.1 系统的主要功能与分析 4 2.2 抢答器的工作流程 5 2.3 器件选型方案及详细清单 7 2.4 AT89C51特殊功能寄存器 7 2.5 AT89C51的功能及简介 8 2.5.1 89系列单片机的概况 8 2.5.2 AT89C51单片机的内部结构图 10 2.5.3 各类型单片机的比较分析 11 2.5.4 AT89C51单片机 12 2.6 抢答器的优点及组成 13 第三章 系统总体方案的设计 14 3.1 硬件电路的设计与原理图 14 3.2 时钟频率电路的设计 15 3.3 复位电路与显示电路的设计 16 3.4 键盘扫描电路的设计 19 3.5 发声 20 3.6 系统复位 20 第四章 软件设计 24 4.1 主程序系统结构图 24 4.2软件任务分析 24 4.3 程序流程图 25 4．4主要程序分析 26 第五章 Proteus仿真系列组图 35 系统仿真图 35 第六章 总结 38 附 录 39 参考文献 49 致 谢 50 第一章 绪论 1.1 课题研究的相关背景 抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单片机(如MCS-51型)和数字集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。 本课题利用单片机及外围接口实现的抢答系统利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，数码管能够正确地显示时间。通过本课题设计与装配、调试，提高动手能力，巩固已学的理论知识，建立，了解各单元电路之间的关系及相互影响，从而能正确设计、计算的各个单元电路。初步掌握的调整及测试方法。 1.3 课题研究的内容 本系统采用模块化设计智能抢答器，在抢答比赛中广泛应用，各组分别有一个抢答按钮。主持人有开始和结束、复位键。在后台主持人可以修改，抢答时间和选手回答问题的时间设置，原始状态下抢答时间为15s，回答问题时间为10s。通过加键和减键修改上述时间，改完后结束键确定。新时间开始有效，主持人按键开始后，选手开始抢答为有效，数码显示屏显示抢答时间倒计时和选手号，在最后五秒扬声器发生提示。如果主持人没有按下开始键而选手就抢答视为犯规，数码显示屏显示犯规者的代号，扬声器持续发生。主持人可按键结束，新一轮抢答开始。 通过研究并在设计验证后发现，采用单片机技术设计的抢答器与目前常用的抢答器相比，首先，电路连接简单，因为大多数功能单元都通过程序设计在单片机内部，第二，工作性能可靠，抗千扰能力优于目前抢答器。所以本研究是一个实用的工程设计，具有创新性。 本论文章节的结构和内容如下: 第一章：绪论。简要介绍了抢答器的发展现状;说明了本课题研究的内容. 第二章：抢答器系统概述。说明了抢答器的工作过程和主要功能，并定下了本课题要达到的设计目标。 第三章：抢答器的硬件电路的设计。详细描述了本课题各个组成电路单元的设计。 第四章：抢答器的软件设计，并编程序。 第五章：Proteus仿真，仿真出结果。 结论：总结课题设计，指出设计中的一些问题，提出改善的意见，并展望抢答器的未来设计。 后其号码只有数码或指示灯显示，没有语音提示。本课题就是为了解决以上3个问题，设计了六路抢答器。 1.4 国内外研究现状 抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器有的电路较复杂不便于制作可靠性低实现起来困难有的则用一些专用的集成块 ,而专用集成块的购买又很困难为适应高校等多代表队单位活动的需要设计一个抢答器这种抢答器具有电路简单元件普通 ,易于购买等优点,很好地解决了制作者制作困难难于购买的问题。3个不足之处:第一，现场线路连接复杂。因为每个选手位于抢答现场的不同位置，每个选手与控制台之间要有长长的连接线。选手越多，连接线就越多、越乱，这些连接线不仅影响了现场的美观，而且降低了抢答器的可靠性，增加了安装的难度，甚至影响了现场人员的走动。第二，电路复杂。因为单片机只完成号码处理、计时、数据运算等功能，其它功能如选手号码的识别、译码、计分显示等仍只能通过数字集成电路完成。采用单片机扫描技术识别选手抢按号码时，电路的延迟时间较大。第三，选手抢按成功。第二章 抢答器的系统概述 2.1 系统