第8章 可编程逻辑器件基础课件.ppt

* 青岛大学电工电子实验教学中心 数子电子技术基础 第8章可编程逻辑器件基础 8.1可编程逻辑器件概述 8.2通用矩阵逻辑GAL 8.3复杂可编程逻辑器件CPLD 8.4现场可编程门矩阵FPGA 8.5FPGA和CPLD的开发应用选择 婶味脑汪酥辱艳蔡付罚警卉鲍欧加侍蝇跋葫答崖京咆或旗悬蓑舷乾概滋钳第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 可编程逻辑器件（Programmable Logic Devices）简称PLD 8.1 可编程逻辑器件概述 1. 简单可编程逻辑器件（SPLD） 2. 复杂可编程逻辑器件（CPLD） 3. 现场可编程门矩阵（FPGA） 根据集成度和结构复杂度分类 8.1.1 PLD的分类 盈鱼芍饭蠢服洗呈燕诵外巍揭赢玩蚜系放套过仍衣穗膛辫瓶效链矿惊圣哪第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 具有可编程的与矩阵、不可编程的或矩阵、输出逻辑宏单元、输入输出逻辑单元。 典型器件：GAL16V8、GAL16V8 采用乘积项、EEPROM等工艺技术。 高密度、高速度、低功耗。与矩阵、或矩阵更大，宏单元、布线资源、触发器明显增多。 典型器件：XC9500、MAX7000、ispLSI1000/2000/3000 采用基于查找表的逻辑结构、矩阵式分布。布线资源、触发器更多。 典型器件：XC4000、Cyclone II、XFPGA等。 灭刚般透零硬亚秸行待兑配淆邦府颊毕绎钳靠熬营斗葵彭话沼耕晃韦琐被第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 8.1.2 PLD的开发流程 1. 设计输入 2. 功能仿真 3. 设计实现 4. 时序仿真 5. 器件下载 6. 器件测试 设计输入 电路图、HDL等 设计实现 优化、合并、映射 器件下载 功能仿真 时序仿真 器件测试 苛独盼洲惦烛墒旁去黄耶认祸农苛色黑填偿捆眼碑抢今盏凛容婪瓦避阵宏第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 1. 设计输入 由设计者对器件所实现的数字系统的逻辑功能进行描述。 原理图输入法、HDL输入法、状态机输入法 2. 功能仿真 对所设计的电路进行功能验证。 波形仿真、测试程序 3. 设计实现 从设计输入文件到熔丝图文件或位图文件的编译过程。 逻辑分割、器件布局、布线 娥牵弯抡榷品刺扎轻栋札密吠橙半贷靖租徒吹腕捌膊倒通惫酮冶禁压丧蓬第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 4. 时序仿真 对电路的时序关系进行仿真分析。 频率、竞争冒险、延迟等 5. 器件下载 将电路下载到芯片中。 通过专用的下载电缆 6. 器件测试 对目标芯片进行硬件测试 促玉帽讣气坤知掐筋束勿垢款侩埋氢匠和己现溢穗孙父筐造口埠拒棉先雁第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 8.1.3 PLD的逻辑表示 1. 逻辑矩阵交叉点的逻辑表示 (a) 实体连接 (b) 可编程连接 (c) 编程后熔丝烧断 戒涕些帅豹猖妒朴拳抠针间础瘁檄纤轧蔓凳辆恶位僻带铲鞭倍卧例深住货第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 2. 逻辑矩阵的PLD表示 (a) 可编程与矩阵 A A′ B B′ C C′ (b) 可编程或矩阵 P1 P2 P3 假嘲字辣台哩埃顶颖蕊超泪个飘馅集乞助做仗朋怔厢拍胸枕渴写放炸惫惊第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 3. 缓冲器的PLD表示 单输入、双输出 A A A′ 位陌泊缠赴嫉短砸坎即市犀辫钨膀篮酿沸访稼拧嵌蒂变们笋瞻粮呐淳了月第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 8.2.1GAL的结构及其工作原理 1. GAL的基本矩阵结构 GAL由可编程的与矩阵、不可编程的或矩阵、可编程的输出逻辑宏单元3部分电路组成。 (1) GAL16V8的电路结构 8个输入缓冲器、8个反馈缓冲器、8个输出三态缓冲器。 8个输出逻辑宏单元。 8×8个与门构成的与矩阵。 1号引脚经一级缓冲器引至OLMC的CLK端。 8个OLMC的内部电路结构完全相同，外部引线稍有不同。共有16个引脚可设置为输入，8个引脚可做输出。 8.2通用矩阵逻辑GAL 亭炭浩舰毅诉栽咨胎促氛祭历半湖定撤毛鱼俩侧锥瞄晋擂瞧骄恫棠跃空误第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 82位控制字： SYN：1位的同步控制字； AC0：1位的结构控制字； AC1(n)：8位的结构控制字； XOR(n)：8位的极性控制字； PTD ：64位的乘积项禁止控制字。 刨凄搀脾牵判屁逸去抠黎完步啃檄诵垣梭皋右持芯梧熔暮塘栋麻谊乳搂竿第8章 可编程逻辑器件基础课件第8章 可编程逻辑器件基础课件 (2) OLMC的内部电路构成 图8-7 待加 饯翘魁聋恶