第十二讲 系统扩展IIC存储器2.4.pptVIP

第十二讲 IIC总线和存储器扩展 重点复习 存储器概况 存储器扩展 存储器地址 片内地址 译码地址 地址范围 第五章 MCS-51 系统扩展技术 单片机应用系统硬件的一般结构 5．2．3串行数据存储器的接口方法 目前在新一代单片机中使用的串行扩展接口有Motorola的SPI，NS公司的MICROWIRE/PLUS和PHILIPS公司的IIC总线。其中IIC总线具有标准的规范以及众多带IIC接口的外围器件，形成了较为完善的串行扩展总线。 IIC总线 IIC总线（Inter－Integrated Circuit总线）是PHILIPS公司推出的两线串行多主总线。IIC总线最显著的特点是规范的完整性，结构的独立性和用户使用时的“傻瓜”化。IIC总线有严格的规范，如接口的电气特性、信号时序、信号传输的定义、总线状态设置、总线管理规则及总线状态处理等。在IIC总线规范中，总线上的器件节点具有极大的独立性，而且各节点上的器件和模块都有相对独立的地址编号。 IIC总线结构 IIC总线通过两根线：串行数据线SDA和串行时钟线SCL，在总线连接的器件之间传信息，采用软件寻址方式识别每个器件。主器件通常是单片机，产生时钟以允许数据传送，并启动、终止传送、任何被寻址的器件都是从器件。器件可以工作于发送或接收方式 IIC总线结构 串行数据线SDA和串行时钟线SCL都是双向I/O线，通过上拉电阻接正电源电压VDD，因此电平取决于线上的正电源，也可以由用户自行改变。各个器件构成的节点之间通过数据线相互发送或接受串行码，时钟信号则起同步作用，根据它来判断信号的起始、终止以及有效性等。当总线空闲时，两根线都是高电平。 SDA是开漏输出管脚，一般都加上拉电阻。 数据传输与起停//11.9 IIC总线上的主要通信协议：在总线进行正常数据传输时，如果时钟线CLK处于高电平，数据线DATA上必须保持稳定电平，接收器从总线上读取数据，高电平代表数据1，低电平为数据0。只有CLK为低电平时，才允许数据发送器变化数据，将待发送位写到数据线上。 数据传输与起停 数据传输与起停 IIC总线数据交换的起始和停止信号靠时钟线和数据线的不同状态组合产生。时钟线保持高电平时，数据线电平由高到低的跳变为起始信号，由低到高的跳变为停止信号。总线时钟信号，由当前主控器发出，也就决定了什么时候发出起始和停止信号。 主器件在发出起始信号后，送出地址字节，其中高7位是总线上各个器件的编码地址；第8位是方向位（R/W），表明主器件与从器件间的数据传输方向；0表示主器件对从器件进行写操作，1表示主器件对从器件进行读操作；第9位是接收方的应答；然后是8位数据字节+ACK（应答）；最后是停止信号。 数据传输的三种方式 主器件写 主器件读 组合方式 寻址约定 IIC总线利用起始信号第一个（或前几个）字节传送地址，软件地址至少长7位。第一个字节的高7位是从器件地址；包括固定地址和可编程地址两部分，例如IIC总线分配给8路，7位DAC器件的地址为0100AAA，其中高4位0100是固定地址（IIC规程规定，如1010是EEPROM；0100是7位DAC），低3位AAA是可编程地址。可以用固定地址对器件分类；而用可编程地址对系统中多个相同器件编址。 设备内部总线与IIC总线的接口 设备内部的并行总线与IIC总线的接口有两种方式：中断和查询。中断方式需要IIC总线专用的接口芯片；查询方式在不进行传输时，应尽量采用较低频率查询总线，使CPU有更多时间用于执行其他任务。 仲裁 IIC总线支持多个主器件操作。当多个主器件申请总线控制权时，并没有优先次序，需要系统进行总线裁决，决定哪一个主器件能够得到总线控制权。各器件之间构成线“与”的仲裁方式。 串行EEPROM扩展 IIC总线标准的串行存储器有24XXXX系列和85XXXX系列，包含1~256KB等不同规格的容量。下面介绍24XXXX系列的基本原理的扩展实例。 24XXXX的特点是单电源供电，工作电压范围为2.5~5.5V，CMOS低功耗技术（100kHz,2.5V和400kHz,5V兼容），自定时写周期（包含自动擦除），页面写周期的典型值为2ms，具有硬件写保护。24XXXX的结构和引脚如图5-20所示。 其中： SCL——串行时钟端。 SDA——串行数据端。 WP——写保护，当WP为高电平时存储器只读；当WP为低电平时存储器可读可写。 A0、A1、A2——片选或块选。 特性 SDA为漏极开路端，需接上拉电阻Vcc。数据的结构为1B。信号为电平触发，而非边沿触发。输入端内接有滤波器，能有效抑制噪声。自动擦除（逻辑1）在每一个写周期内完成。 24XXXX采用IIC规程，运用主/从双向通信。器件发送数据到总线上，则定义为发送器，器件接收数据则定义为