集成电路版图设计基础第11章：封装.pptVIP

第十一章 封装 packaging;集成电路制造过程;集成电路制造工艺过程;封装;封装;封装;封装;封装问题应当是在你甚至还没有开始芯片版图设计之前就要考虑的问题。 封装实际上是平面布局过程的一部分，对芯片封装的选择决定了平面布局方案。 芯片选择的封装对I/O压焊块布置有很大的影响。 现在已有数百种不同类型的封装。;封装好的芯片，是一个塑料或陶瓷的黑盒子，边上伸出一排排金属引线，用这些金属引线连到电路板上。;内部是chip，chip外围布满pads，利用压焊线bonding wires将pads连接到pins。 bonding wires通常是很细的铝线或金线。导线的粗细由负责封装的人决定，可以各不相同。;压焊块和封装引线的连接可以采用以下几种方法： 超声楔形压焊 ultrasonic wedge bonding 超声球形压焊 ultrasonic ball bonding 倒装芯片技术 flip chip technology 多层封装 multi-tier packaging;1. 超声楔形压焊： 利用强力和超声波。 将导线放在压焊块的上面，非常小心地保持在原位。使一个以超声波速度振荡的楔形小金属冲压头向下冲压到导线和压焊块上。 楔形金属头的强大压力和振荡产生了热把导线熔化在压焊块上。 压焊线的另一端则伸向封装引线，在那里楔形金属又把导线压焊上。 然后把剩余的导线剪断。 （图参见P185”图9-4”）;2. 超声球形压焊： 给导线加上一个高电压脉冲使金属线头在没有碰到压焊块之前就已经熔化。线头一熔化就用一个以超声速度振荡的小套管把它定位在压焊块上。当把导线压焊在压焊块上时小套管的振荡进一步提供了能量来加热导线。 由于不用楔形物来捶击，不会出现诸多机械方面的问题。导线也不会像楔形压焊时那样留下一个伸出来的小尾巴。 （图参见P186”图9-5”）;3. 倒装芯片技术： 作为芯片完成时的最后一个步骤，在每一个芯片的压焊块上放一个焊锡。 然后把芯片反转过来。接着把它们整个加热使那些小焊锡熔化。 金属引线已经在封装底部预先确定好的位置上，并已经准备好等着焊锡点倒置在它们上面。 倒装芯片技术不需要任何导线，所以可以把这些倒装芯片的压焊块放在芯片上所希望的任何位置上。 作为封装通路的金属条不会弯曲、下垂或像用其他方法时那样相互之间或和芯片其他导线之间相互影响。 （图参见P187”图9-6、图9-7、图9-8”） ;4. 多层封装： 这种封装有一排以上的金属连接引线层。 下层较短的导线会绷得很紧而不会和离得较远的上层导线相互影响。各层之间的间隔足以保证不会有导线短路。 这种技术称为“错位压焊（offset bonding）”，这两排压焊块称为“错位压焊块”。 （图参见P188”图9-9、图9-10”） ;1. 总体外貌： make it look nice !;2. 45度规则： 位于拐角处的压焊线和旁边的压焊块靠得很近，这样很容易引起短路。 压焊线与芯片边缘所形成的夹角应保持在45度角之内。称之为“45度规则”。 ;3. 使si的重叠最小： 最边上的压焊块没有放在芯片的角上，所以压焊块和硅片重叠的部分太多。 这样压焊线可能会下垂或掉下来，造成电路短路。所以必须尽可能缩短未使用硅片部分之上的压焊线。;4. 导线长度： 导线很长的话，压焊线会垂下来。;5. 压焊块的分布： 不要将所有的压焊块都挤在一起并放在芯片的一边。 应把它们分散开。尽可能使压焊线相互离得开一些。这样可以减少它们相互干扰的风险。;1. 压焊块限制设计： pad-limited design 对封装的选择在很大程度上取决于芯片的尺寸。 压焊块限制设计：根据信号数量所需要的压焊块数目来确定芯片的最小尺寸。 弄清楚压焊块之间所要求的最小间距，把这些压焊块尽可能靠紧排列在一个矩形中。 为什么没有利用各个角落的空间？ 如果在压焊块之间采用比正常大的间隙，那么利用角落空间是可能的。但因采用的是最小间距，角落两边的压焊块会和角上的压焊块靠得太近，没有地方再在角落两边的压焊块之间走一条线通向这个角上的压焊块。 ;2. 内核限制设计： core-limited design 如果需要的I/O压焊块的数量很大，可以认为压焊块限制设计是一个很好的粗略估计尺寸的方法。 如果与所需要的电路大小相比，需要的压焊块并不多的话，这时使用“内核限制设计”或“电路限制设计”来粗略估计尺寸。;分割芯片时，把已经加工好了的圆片放在一个真空卡盘上或粘在某些垫衬材料上，使用切割机在芯片间上下切割。 常见的切割机是一个“圆盘锯”。锯片把