项目：计数器的设计与制作.pptVIP

一、时序逻辑电路的基本结构及特点 一、时序逻辑电路的基本结构及特点 一、时序逻辑电路的基本结构及特点 二、时序逻辑电路的分类 二、时序逻辑电路的分析 二、时序逻辑电路的分析 二、时序逻辑电路的分析 二、时序逻辑电路的分析 二、时序逻辑电路的分析 三、计数器 三、计数器 (2) 求各个触发器的状态方程。JK触发器特性方程为  Qn+1= 将对应驱动方程式分别代入JK触发器特性方程式，进行化简变换可得状态方程： 表5.2 同步计数器的状态表 (3) 求出对应状态值。 列状态表如表5.2所示。画状态图如图5.6（a）所示， 画时序图如图5.6（b） 所示。 图 5.6 同步计数器状态图(a) 状态图； (b) 时序图 (4） 归纳分析结果， 确定该时序电路的逻辑功能。从时 钟方程可知该电路是同步时序电路。从状态图可知随着CP脉 冲的递增, 触发器输出Q2Q1Q0值是递减的, 且经过八个CP脉冲 完成一个循环过程。  综上所述，此电路是同步三位二进制（或一位八进制） 减法计数器。从图5.4（b）所示时序图可知：Q0端输出矩形 信号的周期是输入CP信号的周期的两倍，所以Q0端输出信号 的频率是输入CP信号频率的1/2，对应Q1端输出信号的频率 是输入CP信号频率的1/4，因此N进制计数器同时也是一个N 分频器，谓分频就是降低频率， N分频器输出信号频率是其 输入信号频率的N分之一。   2. 同步非二进制计数器 例 2分析图5.8 所示同步非二进制计数器的逻辑功能。  解 (1) 写相关方程式。 ① 时钟方程  CP0=CP1=CP2=CP↓  (2) 求各个触发器的状态方程： 表5.4 状态表 图5.9 同步计数器对应图形（a）状态图; （b） 时序图 ② 画状态图如图5.9（a）所示， 时序图如图5.9（b）所示。  (4) 归纳分析结果， 确定该时序电路的逻辑功能。从时钟方 程可知该电路是同步时序电路。  从表5.4所示状态表可知： 计数器输出Q2Q1Q0共有八种状 态000～111。  从图5.9（a）所示状态图可知：随着CP脉冲的递增, 触发器 输出Q2Q1Q0会进入一个有效循环过程，此循环过程包括了五个 有效输出状态，其余三个输出状态为无效状态，所以要检查该 电路能否自启动。 检查的方法是：不论电路从哪一个状态开始工作，在CP脉 冲作用下，触发器输出的状态都会进入有效循环圈内，此电路 就能够自启动；反之，则此电路不能自启动。  综上所述，此电路是具有自启动功能的同步五进制加法计 数器。  1. 集成同步计数器74LS161  74LS161是一种同步四位二进制加法集成计数器。其管脚的排列如图5.10所示，逻辑功能如表5.5所示。 表5.5 74LS161逻辑功能表 当 = =“1”且CTP·CTT=0时，输出Q3Q2Q1Q0保持 不变。  当 = =CTP=CTT=“1”，并且CP=CP↑时，计数器 才开始加法计数，实现计数功能。  1. 异步二进制计数器 异步三位二进制计数器电路如图所示。 分析步骤如下：  (1) 写相关方程式。 时钟方程 CP0=CP↓CP1=Q0↓CP2=Q1↓  驱动方程  J0=1 K0=1 J1=1 K1=1 J2=1 K2=1  (2) 求各个触发器的状态方程。JK触发器特性方程为 将对应驱动方程式分别代入特性方程式， 进行化简变换可 得状态方程: 表 5.6 状态表 计数器状态图和时序图 画状态图和时序图如图所示。 （4） 归纳分析结果， 确定该时序电路的逻辑功能。  由时钟方程可知该电路是异步时序电路。  从状态图可知随着CP脉冲的递增, 触发