汇编语言8253A课件.ppt

9.3 可编程计数/定时控制器8253 内部结构 工作方式 初始化编程 应用举例 获得定时信号可以用三种方法: 1.软件定时：执行延时子程序，节省硬件，CPU利用率低，设计较麻烦 2.不可编程的硬件定时：用元器件搭成的延时电路使用不灵活 3.可编程的硬件定时：专用芯片。计数或定时时，不占用CPU，大大提高CPU的利用率 可编程计数器/定时器的工作原理 ? 可编程计数器/定时器具有两种功能： 1.计数器：设置好初值后，计数器被启动 ，每当计数脉冲到来，进行-1计数，当减到0时输出一信号。 2.定时器：设置好定时常数后，定时器开始工作，在固定频率的时钟下，进行-1计数，按定时常数不断输出时钟周期整数倍的定时间隔。 两者的主要差别是： 作为计数器，在减到“0”之后输出一个信号，此次 计数过程便结束了； 作为定时器，在减到“0”之后输出一个信号，接着自动重装计数初值开始下一个周期的定时，如此连续不断地产生信号。 特点：基于计数器的减1操作。 9.3.1 8253内部结构 定时控制在微机系统中极为重要 定时器由数字电路中的计数电路构成，通过记录高精度晶振脉冲信号的个数，输出准确的时间间隔 计数电路记录外设提供的具有一定随机性的脉冲信号时，主要反映脉冲的个数,又称为计数器 8253/8254定时计数器 8253可与8086/8088CPU相连构成完整的定时、计数或脉冲发生器系统。 8253的内部结构 1. 数据总线缓冲存储器 是8253与CPU之间的数据接口，由8位双向三态缓冲存储器构成，是CPU与8253之间交换信息的必经之路。 (2) CS*——片选信号，由CPU输入，低电平有效，通常由端口地址的高位地址译码形成。 3. 通道0～通道2 8253内部包含3个功能完全相同的通道，每个通道内部设有一个16位计数器，可进行二进制或十进制(BCD码)计数。 任一通道作计数器用或作定时器用，其内部操作完全相同，区别在于前者是由计数脉冲进行减“1”计数，而后者是由时钟脉冲进行减“1”计数。作计数器时，要求计数的次数可直接作为计数器的初值预置到减“1”计数器中。作定时器时，计数器的初值即定时系数应根据要求定时的时间进行如下运算才能得到： 定时系数=要求定时的时间/时钟脉冲的周期 SC1，SC0位用来选择通道。 RL1，RL0位用来定义对所选通道中的计数器的操作 RL1RL0=00时，将该通道中当前计数器的内容锁存到锁存器中，为CPU读取当前计数值作准备。 RL1RL0=01时，表示只读/写计数器低字节，这是因为只使用计数器的低字节作计数用。 RL1RL0=10时，表示只读/写计数器高字节，这是因为只使用计数器的高字节作计数用。 RL1RL0=11时，表示先读/写计数器低字节，后读/写计数器高字节。 计数器结构示意图 计数器的3个引脚 CLK时钟输入信号——在计数过程中，此引脚上每输入一个时钟信号（下降沿），计数器的计数值减1 9.3.2 8253的工作方式 8253有6种工作方式，由方式控制字确定 熟悉每种工作方式的特点才能根据实际应用问题，选择正确的工作方式 每种工作方式的过程类似： 方式0 计数结束产生中断 这是典型的事件计数用法，当计数单元的内容为0时，OUT信号变为高电平。利用OUT由低电平到高电平的变化作为计数/定时到的中断请求信号。 方式0 计数结束产生中断 方式0 计数结束产生中断 门控信号GATE用来控制减“1”计数操作是否进行 当GATE=1时，允许减“1”计数； GATE=0时，禁止减“1”计数。 利用工作方式0既可完成计数功能，也可完成定时功能。 当用作计数器时，应将要求计数的次数预置到计数器中，将要求计数的事件以脉冲方式从CLKi端输入，由它对计数器进行减“1”计数，直到计数值为0，此刻OUTi输出正跳变，表示计数次数到。 当用作定时器时，应把根据要求定时的时间和CLKi的周期计算出定时系数，预置到计数器中。从CLKi输入的应是一定频率的时钟脉冲，由它对计数器进行减“1”计数，定时时间从写入计数值开始，到计数值计到“0”为止，OUTi输出正跳变，表示定时时间到。 任一通道工作在方式0情况下，计数器初值一次有效，经过一次计数或定时后如果需要继续完成计数或定时功能，必须重新写入计数器的初值。 方式1 可编程单脉冲发生器 计数过程中，GATE又来一正脉冲，计数初值将重新装入计数器，重新计数。 方式1 方式1 可编程单脉冲发生器 OUTi输出高电平 注： 如果在减“1”计数过程中，GATE由高电平跳变为低电平，这并不影响计数过程，仍继续计数； 方式2 频率发生器（分频器） 方式2 频率发生器（分频器） 进入工作方式2，OU