2011第2章_微型计算机系统的微处理器.ppt

8086/8088CPU的内部结构：EU和BIU 14个16位的寄存器：通用、专用、段、控制 存储器的分体结构、分段管理与物理地址的形成 8086关于规则字和非规则字的读取问题 8086/8088CPU的两种工作方式：最大和最小 8088主要控制和状态信号 总线周期、时钟周期、指令周期 8088在最小(大)方式下总线读(写)操作时序 第二章小结 8086/8088CPU的内部结构：EU和BIU 14个16位的寄存器：通用、专用、段、标志 存储器的分体结构、分段管理与物理地址的形成 8086关于规则字和非规则字的读取问题 8086/8088CPU的两种工作方式：最大和最小 8088主要控制和状态信号 总线周期、时钟周期、指令周期 8088在最小(大)方式下总线读(写)操作时序 第二章小结 存储器分段 偏移地址 15 0 左移4位 物理地址 19 0 段基地址 0000 15 0 19 0 段基地址 15 0 8086/8088CPU的内部结构：EU和BIU 14个16位的寄存器：通用、专用、段、标志 存储器的分体结构、分段管理与物理地址的形成 8086关于规则字和非规则字的读取问题 8086/8088CPU的两种工作方式：最大和最小 8088主要控制和状态信号 总线周期、时钟周期、指令周期 8088在最小(大)方式下总线读(写)操作时序 第二章小结 8086CPU与8088CPU(最小模式) AD15 8086/8088CPU的内部结构：EU和BIU 14个16位的寄存器：通用、专用、段、标志 存储器的分体结构、分段管理与物理地址的形成 8086关于规则字和非规则字的读取问题 8086/8088CPU的两种工作方式：最大和最小 8088主要控制和状态信号 总线周期、时钟周期、指令周期 8088在最小(大)方式下总线读(写)操作时序 第二章小结 总线周期、时钟周期的概念 总线周期—CPU完成一次访问内存(读内存或写内存)或I/O端口操作所需要的时间，分为总线读周期和总线写周期，每个总线周期通常包含4个T状态T1、T2、T3、T4 时序分析 阅读分析时序，首先应弄清楚将涉及的操作内容和操作步骤(以读周期为例) 确定操作的对象（内存或I/O端口） 确定操作类型（读或是写） 确定数据的存放地址(首先传送地址) 由于复用，地址需要存放起来 确定总线腾空，应确认是否允许读、允许传递 确认内存(或IO)准备好数据，并放在数据总线上 最后由CPU取走数据，完成总线读周期操作 最小模式下8088的读周期时序分析 T1状态： ① IO/M 变低表示存储器读,变高表示I/O读 ② 给出地址,若为存储器给出20位地址,若为I/O端口,给出低16位地址(高4位地址线A19～A16为低电平) ③ ALE 变为有效,将复用线上的地址锁存起来 ④ DT/R 变低,表示CPU读 T2状态：① A19/S6～A16/S3 引脚输出状态信号S6～S3② AD7～AD0转为高阻③ RD 变低,允许读出④ DEN 变低,允许数据传送 T3状态：经过译码找到指定的存储单元或I/O端口,经过一段时间的准备,指定单元内容就会出现在AD7～AD0上； CPU会在T3的前下降沿采样READY信号 T4：CPU在T4下降沿采样数据线,获取数据；同时RD和DEN为高电平，停止读数据和停止传送 * HOLD：为总线保持请求信号，表示系统中其他总线控制部件（如DMA）向CPU发出的请求占用总线的申请信号 HLDA：为总线保持响应信号，表示对总线使用权的响应信号 DT/R：为数据发送/接收信号,控制数据的传送方向；高电平为数据发送方向传送；低电平为数据接收方向传送 DEN：为数据传送允许信号，表示CPU已经准备好接收或发送数据 对应最小组态的引脚 CPU的最大模式(多处理器模式) 系统中一般包括多个微处理器；其中8086/8088为主处理器，其他的为后援处理器(协处理器) MN/MX引脚接地，CPU即被设置为最大模式 最大模式下总带有一个总线控制器8288；总线的控制信号由CPU和8288共同产生 8288的基本作用是替代CPU的总线控制功能；使总线控制的能力更强大；输入的是CPU送出的“状态信号”；而输出的是“控制信号” S2 S1 S0 总线周期状态信号；8288将根据他们的状态信息，发出对存储器和I/O的控制操作命令 S2 S1 S0 性能 0 0 0 发出中断响应 0 0 1 读I/O端口 0 1 0 写I/O端口 0 1 1 暂停 1 0 0 取指