FPGA-Verilog试题(西安电子科技大学)概要.docxVIP

西安电子科技大学?考试时间???????分钟?试??????题?题号?一?二?三?四?五?六?七?八?九?十?总分?分数????????????1.考试形式：闭（开）卷；2.本试卷共?四?大题，满分100分。?班级??????????????学号????????????姓名??????????????任课教师????????????????一、?选择题（每题2分，共18分）?1.?下面哪个是可以用verilog语言进行描述，而不能用VHDL语言进行描述的级别？（??A????）???(A)?开关级???(B)门电路级???(C)?体系结构级????(D)?寄存器传输级??2.在verilog中，下列语句哪个不是分支语句？（??D????）??(A)?if-else?(B)?case??(C)?casez??(D)?repeat??3．下列哪些Verilog的基本门级元件是多输出（???D??）??(A)?nand??(B)?nor??(C)?and??(D)?not??4．Verilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（??B??）??(A)?supply??(B)?strong??(C)?pull??(D)?weak??5.元件实例语句“notif1?#(1:3:4,2:3:4,1:2:4)?U1(out,in,ctrl);”中截至延迟的典型值为（??B??