N04-随机读写存储器.ppt

第三章 存储系统 存储器概述 随机读写存储器 只读存储器和闪速存储器 高速存储器 cache存储器 3.1 存储器概述 3.1.1 存储器的分类 存储元 存储单元 存储器 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法: 按存储器的读写功能分为： 只读存储器(ROM) 随机读写存储器(RAM) 按信息的可保存性分为： 非永久记忆的存储器 永久记忆性存储器 按在计算机系统中的作用分为： 主存储器 辅助存储器 高速缓冲存储器 控制存储器 3.1.2 存储器的分级结构 3.1.2 存储器的分级结构 多级存储器体系结构 3.1.3 主存储器的技术指标 3.2 随机读写存储器 常用的RAM按半导体材料分为： 双极型（TTL）半导体存储器 金属氧化物（MOS）半导体存储器 根据存储信息机构的原理分为： 静态MOS存储器（SRAM） 动态MOS存储器（DRAM） 3.2.1 SRAM存储器 1. 基本存储元 基本存储元是组成存储器的基础和核心，它用来存储一位二进制信息0或1。 字节存储单元：存放一个字节的单元，相应的地址称为字节地址。 2. SRAM存储器的组成 地址译码有两种方式: 单译码　一个地址译码器　 双译码　X向和Y向两个译码器 例如：4096×1存储单元 单译码：地址线12根，选择线（译码线）4096根 双译码：地址线12根，选择线（译码线）128根 3. SRAM存储器芯片实例 5. 存储器的读、写周期 写周期 [例1] 图3.5(a)是SRA的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。 3.3 DRAM存储器 写操作 读操作 3. DRAM存储芯片实例 读周期 写周期 刷新周期 4. DRAM的刷新 动态MOS存储器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。 　　常用的刷新方式有三种： 集中式 分散式 异步式 集中式刷新 分散式刷新 异步式刷新 标准的刷新操作 【附例】用16K × 1位的DRAM芯片构成64K × 8位的存储器。要求：① 画出该芯片组成的存储器逻辑框图。② 设存储器读 / 写周期均为0.5μs，CPU在1μs内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍，所需实际刷新时间是多少？ 64K × 8位的存储器逻辑框图 5. 存储器控制电路 存储器与CPU连接 地址线的连接、数据线的连接和控制线的连接。 　　对存储器进行扩展的主要方法有： 位扩展法 字扩展法 字位同时扩展法 位扩展法 字扩展法 字位同时扩展法 字向和位向同时进行扩展 L×K位→M×N位 (L＜M，K＜N)， 共需要(M/L)×(N/K)个存储器芯片。 【例3.1】已知某16位机的主存采用半导体存贮器，地址码为18位，若使用4K×8位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问： （1）若每个模板为32K×16位，共需几个模块板? （2）每个模块内共有多少片RAM芯片? （3）主存共需多少RAM芯片？CPU如何选择模块板？ 3.3.5 高级的DRAM结构 1、FPM DRAM快速页模式动态存储器，它是根据程序的局部性原理来实现的。读周期和写周期中，为了寻找一个确定的存储单元地址，首先由低电平的行选通信号RAS确定行地址，然后由低电平的列选信号CAS确定列地址。下一次寻找操作，也是由RAS选定行地址，CAS选定列地址，依此类推。 2、CDRAMCDRAM称为带高速缓冲存储器（cache）的动态存储器，它是在通常的DRAM芯片内又集成了一个小容量的SRAM，从而使DRAM芯片的性能得到显著改进。如图所示出1M×4位CDRAM芯片的结构框图，其中SRAM为512×4位。 3、SDRAMSDRAM称为同步型动态存储器。计算机系统中的CPU使用的是系统时钟，SDRAM的操作要求与系统时钟相同步，在系统时钟的控制下从CPU获得地址、数据和控制信息。换句话说，它与CPU的数据交换同步于外部的系统时钟信号，并且以CPU/存储器总线的最高速度运行，而不需要插入等待状态。 只用RAS的刷新周期 RAS CAS 地址 tRCP tCH tAH tASR 周期序号 地址序号 0 1 3871 3872 3999 0 X Y W 0 1 127 刷新间隔（2ms） 读/写或维持 刷新 tC 3872周期（1936μs） 128周期（64