- 1、本文档共9页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
FPGA中的亚稳态问题概要
1. 应用背景1.1 亚稳态发生原因在FPGA系统中,如果数据传输中不满足触发器的Tsu和Th不满足,或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端在0和1之间处于振荡状态,而不是等于数据输入端D的值。这段时间称为决断时间(resolution time)。经过resolution time之后Q端将稳定到0或1上,但是稳定到0或者1,是随机的,与输入没有必然的关系。1.2 亚稳态发生场合只要系统中有异步元件,亚稳态就是无法避免的,亚稳态主要发生在异步信号检测、跨时钟域信号传输以及复位电路等常用设计中。1.3 亚稳态危害由于产生亚稳态后,寄存器Q端输出在稳定下来之前可能是毛刺、振荡、固定的某一电压值。在信号传输中产生亚稳态就会导致与其相连其他数字部件将其作出不同的判断,有的判断到“1”有的判断到“0”,有的也进入了亚稳态,数字部件就会逻辑混乱。在复位电路中产生亚稳态可能会导致复位失败。怎么降低亚稳态发生的概率成了FPGA设计需要重视的一个注意事项。2. 理论分析2.1 信号传输中的亚稳态在同步系统中,输入信号总是系统时钟同步,能够达到寄存器的时序要求,所以亚稳态不会发生。亚稳态问题通常发生在一些跨时钟域信号传输以及异步信号采集上。它们发生的原因如下:(1)在跨时钟域信号传输时,由于源寄存器时钟和目的寄存器时钟相移未知,所以源寄存器数据发出数据,数据可能在任何时间到达异步时钟域的目的寄存器,所以无法保证满足目的寄存器Tsu和Th的要求;(2)在异步信号采集中,由于异步信号可以在任意时间点到达目的寄存器,所以也无法保证满足目的寄存器Tsu和Th的要求;当数据在目的寄存器Tsu-Th时间窗口发生变化,也即当数据的建立时间或者保持时间不满足时,就可能发生亚稳态现象。如图3.1所示。图3.1 亚稳态产生示意图由图可知,当产生亚稳态后Tco时间后会有Tmet(决断时间)的振荡时间段,当振荡结束回到稳定状态时为“0”或者“1”,这个是随机的。因此,会对后续电路判断造成影响。2.2 复位电路的亚稳态2.2.1 异步复位电路在复位电路设计中,复位信号基本都是异步的,常用异步复位电路Verilog描述如下:always @(posedge clk or negedge rst_n)beginif(!rst_n) a = 1’b0;else a = b;end综合出来复位电路模型如图3.2所示:图3.2 异步复位电路模型如图3.3所示,为复位电路复位时序图。如果异步复位信号的撤销时间在Trecovery(恢复时间)和Tremoval(移除时间)之内,那势必造成亚稳态的产生,输出在时钟边沿的Tco后会产生振荡,振荡时间为Tmet(决断时间),最终稳定到“0”或者“1”,就会可能造成复位失败。图3.3 异步复位时序2.2.2 同步复位电路的亚稳态在复位电路中,由于复位信号是异步的,因此,有些设计采用同步复位电路进行复位,并且绝大多数资料对于同步复位电路都认为不会发生亚稳态,其实不然,同步电路也会发生亚稳态,只是几率小于异步复位电路。如下面verilog代码对同步复位电路的描述。always @(posedge clk)beginif(!rst_n) a = 1’b0;else a = b;end综合出硬件电路如图3.4所示。图3.4 同步复位电路在此,我们不讨论同步复位的消耗资源问题,只讨论同步复位的亚稳态产生情况。当输入端Din为高电平,而且复位信号的撤销时间在clk的Tsu和Th内时候,亚稳态就随之产生了。如图3.5时序所示,当复位撤销时间在clk的Tsu和Th内,输入数据为“1”,通过和输入数据相与后的数据也在clk的Tsu和Th内,因此,势必会造成类似异步信号采集的亚稳态情况。图3.5 同步复位电路时序图2.3 亚稳态产生概率以及串扰概率在实际的FPGA电路设计中,常常人们想的是怎么减少亚稳态对系统的影响,很少有人考虑怎么才能减少亚稳态发生几率,以及亚稳态串扰的概率问题。2.3.1 亚稳态发生概率由上面分析得知,系统亚稳态发生的都是由于clk的Tsu和Th不满足,又或者是复位信号的移除和恢复时间不满足。常用FPGA器件的Tsu+Th约等于1ns,复位移除和恢复时间相加约等于1ns。当异步信号不是一组数据,或者信号量较少,那就需要对异步信号进行同步处理,例如对一个异步脉冲信号进行采集,只要脉冲信号变化发生在时钟Tsu和Th窗口内,那就很可能会产生亚稳态,亚稳态产生的概率大概为:概率 = (建立时间 + 保持时间)/ 采集时钟周期(公式3-1)由公式3-1可以看出,随着clk频率的增加,亚稳态发生的几率
您可能关注的文档
- div+css网页标准布局、经典布局概要.ppt
- DISC测试概要.ppt
- DNS基础知识概要.pptx
- doing学生笔记概要.ppt
- DOS命令学习_DOS命令八大经典案例_集合概要.doc
- DISC行为类型解析-中华讲师网概要.ppt
- DOS培训教材概要.ppt
- Do you like bananas概要.ppt
- doing用法大全概要.ppt
- DP练习试题概要.doc
- 人教部编版版语文八年级下册第三单元检测试卷(含答案) .pdf
- 中小学教师公开招聘考试,小学心理健康教育真题及答案 .pdf
- “315”消费者权益日知识问答竞赛 .pdf
- 区教师招聘考试《信息技术基础知识》真题库及答案 .pdf
- C语言程序设计0004 .pdf
- 安徽省皖南八校2024届高三上学期第二次大联考历史试题变式练习主观题完整版720834020.pdf
- 兰交大铁路货运组织教案04货运计划与营销 .pdf
- C057022【冲刺】2024年北京外国语大学045300汉语国际教育《445汉语国际.pdf
- 《医保中心内控制度工作总结》 .pdf
- F298169【复试】2024年暨南大学120202企业管理《复试人力资源管理》考研.pdf
文档评论(0)