FPGAVerilog程序设计lcd.docVIP

哈尔滨工业大学大学 EDA实验-利用LCD显示英文字 年 级: 学 号: 姓 名: 专 业: 电气工程及其自动化 指导老师: 二零一三年十一月课 程 设 计 任 务 书 班 级 学生姓名 学 号 专 业 电气工程及其自动化 题 目 在FPGA上利用LCD显示英文字 设计任务及要求 要求同学们自己查找或编写一个实验程序，并仿真将最后的实验结果在FPGA开发板上显示出来。如程序为在网上查找需要弄清楚每段程序所代表的内容，及程序的语法。 应完成的硬件或软件实验 利用Quatusii编写程序和modelsim软件进行仿真程序，最后在FPGA开发板上显示出实验内容。 应交出的设计文件及实物（包括设计论文、程序清单或磁盘、实验装置或产品等） 上交报告电子版和纸质版各一份以及程序附件发至老师邮箱 摘 要 以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。 本实验要求通过verilog语言，在软件Quatusii上编写程序，并利用modelsim软件进行仿真，最终在fpga开发板的液晶显示器上显示出英文字体。 关键词：fpga； lcd； 显示英文 1.1 完整的程序内容 //本实验是用LCD1602显示英文。（LCD带字库） module lcd(clk, rs, rw, en,dat); input clk; //系统时钟输入50M output [7:0] dat; //LCD的8位数据口 output rs,rw,en; //LCD的控制脚 reg e; reg [7:0] dat; reg rs; reg [15:0] counter; reg [4:0] current,next; reg clkr; reg [1:0] cnt; parameter set0=4h0; parameter set1=4h1; parameter set2=4h2; parameter set3=4h3; parameter dat0=4h4; parameter dat1=4h5; parameter dat2=4h6; parameter dat3=4h7; parameter dat4=4h8; parameter dat5=4h9; parameter dat6=4hA; parameter dat7=4hB; parameter dat8=4hC; parameter dat9=4hD; parameter dat10=4hE; parameter dat11=5h10; parameter nul=4hF; always @(posedge clk)