支持内嵌ip芯核测试的片上网络路由器技术研究 research on network-on-chip router technology for embedded ip cores testing.pdfVIP

下载本文档

1
0
约2.43万字
约 6页
2017-08-18 发布于上海
举报
版权申诉

支持内嵌ip芯核测试的片上网络路由器技术研究 research on network-on-chip router technology for embedded ip cores testing.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

支持内嵌ip芯核测试的片上网络路由器技术研究 research on network-on-chip router technology for embedded ip cores testing

第24卷第3期电子测量与仪器学报眦24川a3 2010年3月 JoURNALoFELECTRoNiCMEASUREMENTANDINslRUM吸NT ·205· DOI：10．3724／SP．J．1187．2010．00205 支持内嵌IP芯核测试的片上网络路由器技术研究幸赵建武1 师奕兵1王志刚1骆晖2 (1．电子科技大学自动化工程学院，成都611731；2．川庆油建科宏公司，成都610215) 摘要：微系统芯片测试中一个主要问题是对内嵌lP芯核的测试存取。对于基于片上网络的微系统芯片，可复用片上网络测试内嵌IP芯核，提出了支持内嵌IP芯核测试的片上网络路由器结构．分析讨论了测试模式下的无拥塞路由算法，片上网络路由器分析模型以及在片上网络平台上的测试存取链配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络，建立了片上网络测试平台，可用于分析被测芯核的测试时间和路由／交换算法。最后，使用测试基准电路集ITC’02中的微系统芯片基准电路d695进行了实验验证。关键词：微系统芯片；片上网络；路由器；路由算法；测试存取链配置中图分类号：TN407 文献标识码：A 国家标准学科分类代码：510．1035 Researchon router for technology network·on-chip embeddedIPcores testing ZhaoJianwulShi LuoHui2 Yibin91WangZhigan91 ofElectronicScience (1．SchoolofAutomationEngineering，University 2．SichuanOilGas Kehong EngineeringCo．Ltd，Chengdu610215，China) Abstract：Oneofthenlaln forthetestofaSoCiSthetestaccesstotheembeddedIPCOIfeS problems during ofthe communicationnetworkfor IPcoreswas foraNoC-basedSoC．Inthe testing．Reuseon-chip testing proposed Therouterarchitectureswas to the oftheembeddedIPcores．The rout- papeL proposedsupporttesting congestion-free modelofrouterandthetestaccesschains methodinNoCwerediscussed．The2D ingalgorithm,analysis configuration mesh NoCwasdescribedinVHDL FPGA．AndaNoCtest was while topological beingimplementedusing platform