- 1、本文档共33页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基本逻辑门与其应用课件
实验11基本逻辑门及其应用;;二、实验内容
1.测试门的逻辑功能
2.门电路多余输入端的处理方法。
3 . 按照表1的数据设计三个逻辑电路,
并在实验箱上完成功能验证。
; 1对于门电路逻辑功能测试的基本操作:
选中一个逻辑门,将输入端接数据开关,输出端接电平指示灯。通过指示灯来观察逻辑门的输出状态。测试操作时,按照输入数据扳动开关,改变输入电平,用逻辑笔测试出对应门电路的输出电平。若其逻辑关系正确,可以使用在实验电路中,否则,不能使用。; 2.对于多余输入端的处理方法。对于与门、与非门电路多余输入端的处理方法有基本两种。
⑴多余输入端与输入端可以并联使用。
⑵多余输入端可以接高电平或通过串接限流电阻 接高电平。如图1所示
; 3 . 或门、或非门的多余输入端的处理。
⑴多余输入端与正在使用的输入端可以并联使用;
⑵多余输入端可以接低电平或接地。如图2所示。;;图1 与门、与非门多余输入端的处理方法;图2 或门、或非门的多余输入端的处理方法;
①用74LS00实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。; ②用74LS02实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。
③用74LS51(与或非形)实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。
以上设计要求:
器件引脚标号要标明齐全。并在实验仪上验证逻辑功能。(将输入端接逻辑开关,输出端接发光二极管,通过发光二极管的状态来观察输出状态)。
; 扩展实验
用异或门74LS86设计一个 四位二进制数取
反电路,画出逻辑电路,要求同上。列出功
能表,并通过实验验证。做仿真。;1. 电子技术综合实验仪;
2. 计算机;
3. 元器件
集成电路:74LS00,74LS86,74LS51,74LS02。 ; 1. 实验目的;
2. 实验仪器与器件;
3. 按实验内容要求设计并画出逻辑图写清楚电路设计过程与完成步骤。
4. 对实验中出现的问题和实验结果进行分析;
5.写出实验体会。
;八、思考题
1. 逻辑门多余输入端应如何处理?
2. 逻辑门的输出端应注意哪些问题?
3.能否用CMOS门驱动TTL门?为什么?;器件引脚图;实验12加法器及译码显示电路; 1.基本设计任务与要求
⑴设计一个一位二进制全加器(先仿真后实做)
要求用74LS00和74LS86实现。
⑵设计一个余3码至8421码的转换电路(实做)
要求用74LS83实现余3码至8421码的转换,
将余3码转换成8421码的真值表如表1所示。
; A B C D;⑶用74LS47和共阳极LED数码管组成译码显示电路(实做)
在基本设计内容⑵的基础上,再进一步完成译码显示功能。表1中W,X,Y,Z作为译码器的输入,将译码器的输出接至数码管,显示十进制数码。; 2.扩展设计任务与要求(仅需要仿真完成)
⑴设计一个2位二进制加法/减法器
在一位二进制全加器的基础上,设计一个
2位二进制加法/减法器。要求画出逻辑图,
列出元件清单。
⑵设计一个4位BCD码加法器
注意:在计满10时即进位。画出逻辑图,
列出元件清单。;三、实验原理;Ai Bi Ci; 2.二进制加法器
利用全加器可构成二进制串行进位并行
输出的加法器。; 3.显示译码器
显示译码器将BCD代码译成数码管所
需要的驱动信号,使数码管显示出相应
的数字。;四、实验仪器、设备与器件;五、实验内容及步骤;5.在实验内容4的基础上,再进一步完成???码显示功能。
6.按扩展设计任务与要求设计的电路,用Multisim 7进行软件仿真,记录仿真结果。
;六、实验报告要求;七、思考题;器件引脚图;ADCL—Ⅳ型电子技术综合实验箱的基本操作;实验所用芯片位置排列
文档评论(0)