数字逻辑第4章课件.ppt

3.3.3 数字电路在物理实现中的五个问题;例：将函数 用两输入与非门实现。;2）输出限制问题;当输出门的输出端为低电平时，电流由输入门的输入端流入输出门的T5晶体管，称为灌电流。当多个输入门输入端同时接在输出门的输出端时，会形成因各输入门R1电阻的并联，使得T5负载加大的状况。若不加以限制，会造成信号传递质量下降，甚至损坏前级输出电路。;另外，还有一类输出，即当F为高电平时，经T3和T4复合管向负载电阻输出电流，称为拉电流。在手册中会查到这个电流参数，设计时必须遵照执行。;3）集电极开路门的设计;输出端是集电极开路门的与非门逻辑符号;4）三态（3-State）门的设计;三态门的应用：;5）逻辑电路的波形分析;有延时示意的波形图：;3.4 组合电路中的竞争（Race）与险象（Hazard）;例：图示为两级与—或电路。;3.4.2 险象;AB;逻辑险象;;二. 动态险象;将有静态险象的电路组合在一起，可能产生“0-1-0-1”或“1-0-1-0”的动态险象。;3.4.3 险象的判别;2. 用卡诺图判别两级或与电路中的静 0 险象;二. 逻辑表达式判别法; 式中变量B、C、D均以原变量、反变量形式出现在表达式中， 具备竞争条件。;3.4.4 险象的消除;例： ， 当B=C=0时，有静0险象。;（2）在输出端连接阻容惯性（低通）环节以减弱干扰。;（3）加选通脉冲; 组合逻辑电路中的险象仅是一个短暂的过程，输出最终能稳定 在正确的逻辑值上。但是，如果组合逻辑电路的输出又作为其它电 路（如时序电路中的计数器）的输入时，则可能使其产生错误的动 作。 另外，采用取样脉冲避开险象的方法只适用于特定的电路系统， 一般的组合电路中慎用。 ;竞争与险象小结;作业12：P169 3.29、 3.30（1，4）