基于ADF4157的∑-△小数分频锁相环频率合成器设计.pdfVIP

测试测量技术 of Fractional～NPLL BasedonADF4157 Design Sigma—delta FrequencySynthesizer 朱勇锋(中国电子科技集团公司第四十一研究所，山东青岛266555) Zhu 4lst Ek吧hwIic8 Yong—fengfIk Ins吐tIrte，chjlla TechnologyG删pcoq)c《ati∞，shand0Ilg Qin一∞266555) 摘要：该文应用ADF4157PLL集成芯片实现乏一△小数分频锁相技术．重点讨论了1．35GHz～2．35GHz频段 三一△小数分频频率合成的原理和实现方法。其相位噪声曲线固与传统的FflcA合成算法实现的结果基本一 致。实验数据充分证明了∑一△小数分频PLL集成芯片可以替代传统的FPGA合成算法．具有易调试、集成度 高、一致性好等优点。 关键词：ADF4157；=一△小数分频锁相环；ADIsimPIL3．30 中图分类号：11N74 文献标识码：A 文章编号：1003-o107(2011)05枷2l—04 fn PLL Is ^蛔舡女ctthispaper．mechipA【搠157usedtoactuaIIzethe PLL Thetheoryoftr柠 s‘gma—deh什蝴啪al—NtechnoIogy fractIOn剖一N andthe to is withm1 8jgma—deIta PLL仟equencysymhesIzerwayfmplemememphasisdiscussed35GHz一235GHz bands…sno}se lsconslstenttothetradnlonaIFPGA arithmetjcThe d8ta thatthe frequencyphasegraph symhetic experimentp州es pLL can tradjtionalFPGA arnhmetIc．the ofthePLL Is tOcIe— 8igma—dena竹a越ionaI—Nchfp reptace廿1e synthetlc advantagechIpeasy mtegratlon、900dcon到stency bugg¨19、hlgh fractiOnaI—N 30 ●【●V”加H’d0：ADF4157：sIgma—denaPLL：ADISimPI3 cLc叫mb_：TN74 Do伽m拍t∞由出^r峙ob啦：’003_O坩H20”，05加021—04 1引言 荡器输出信号相位，取出与两个信号相位差成正比的电压作为 频率合成技术是雷达、通信等电子系统实现高性能指标的 误差电压来控制Vc0输出频率，实现稳定信号输出。 关键技术之一，很多现代电子设备和系统的功能实现，都直接 整数分频锁相环频率合成器存在高分辨率与低噪声之间 依赖于所用频率合成器的性能；它可以产生大量与基准参考频 的矛盾，当要实现高分辨率时，鉴相频率必须很低，此时分频比 率源同样高精度和稳定