基于CPLD∕FPGA的CMI编码设计与实现.pdfVIP

李 莉 (西安邮电学院通信工程系，陕西西安 710061) 现CMI缟码，并得到仿真波形。实验结果表明．这种缡程思路简单、清晰。在产生7住伪随机序列的前提下，分剐对“0”，“1” 进行编码。这种思路为其他码型设计提供了参考。 关键词：通信原理}VHDL；CMI；Max+Plus]] 中图分类号：TP274 文献标识码：A 文章编号：1004—373X(2010)11—0088—02 and ofCMI Basedon DesignImplementationCoding CPLD／FPGA． I。I Li ofTelecommunication InstituteofPostsandTelecommunications，Xi’an710061·China) (Department Engineering，xi’an new ideaofwhichVHDL isusedtoachieveCMI onthe ofMax- Abstract：A programming coding platform programming are isintroduced tOthecharacteristicsofCMIcode，andthesimulationwaveformsachieved．Theresultsin— 1I according plus is and encodedinthe of dicatethatthismethod clear．H对：1I!are premisegenerating、bpseudorandomsequence。This simple areferenceforother ofcode method design type． provides 11 Keywords：communicationprinciple；VHDL；CMI；Max+Plus 0引言 为简单。对于输入为1的码字，其输出CMI码字存在 CMI码是传号反转码的简称，它是一种应用于 两种结果oo或11码，因而对输入1的状态必须记忆。 PCM四次群和光纤传输系统中的常用线路码型，具有 同时，编码后的速率增加一倍‘21。 码变换设备简单、有较多的电平跃变，含有丰富的定时 2 CMI编码器的建模与实现 信息，便于时钟提取，有一定的纠错能力等优点n]。 在高次脉冲编码调制终端设备中广泛应用作接口 448 码型，在速率低于8 Kb／s的光纤数字传输系统中 到二分频时钟Clkc钉，周期为原始时钟的2倍。 也被建议作为线路传输码型。 然后产生伪随机序列，由3个D触发器产生7位 本文针对光纤通信传输码型的要求和CMI码的编 伪随机序列Ⅲ，序列产生原理如图1所示。 码原理，介绍了一种以EPM系列7064芯片为硬件平 台，以Max+PlusII为软件平台，以VHDL为开发工 具，适合于CPLD实现的CMI编码器的设计方案。 1’CMI码的编码规则 CMI编码规则如表1所示。． 裹1 CMI编码 输入码字 编码结果 图1