VHDL数字频率计的设计.docxVIP

II摘要随着时代的快速发展，频率测量的需求在现实生活中越来越多，也对频率测量精度的要求越来越高。传统的基于电路板的频率计在频率较高时，由于电路的高频效应，其测量精度会大大下降。为了解决传统测量方法在高频的应用问题，产生了基于FPGA的频率计。本文主要介绍基于Cyclone V SoC 5CSEMA5F31C6的用VHDL语言编写的频率测量系统。关键词：FPGA，VHDL，频率计。1、设计原理1.1 FPGA的介绍1.2 VHDL的介绍1.3频率的测量原理 频率的即单位时间内发生的次数，在电路中，频率可以解释为周期信号正脉冲的个数，电子计数器测频有两种方式：一是直接测频法，即在单位时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法[3]。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本次设计采用的频率测量方法为直接测频法。 电路主要有两部分组成，第一部分是频率测量部分，用于测量出单位时间内周期信号的正脉冲数，第二部分是显示部分，用于对电路测量的频率进行显示；在本次设计中，用6个7段共阴数码管进行显示。2、分模块的设计2.1计数器的设计 计数器模块的主要功能是测量脉冲的数目，在设计中，测量周期信号的正脉冲的数目；计数器在工作时，其输入端来一个上升沿，计数器的值加一，计数部分的代码如下所示：PROCESS(CLK,CLEAR)BEGINIF CLKEVENT AND CLK=1 THENIF COUNT1_18 THEN COUNT1_1=0;COUNT1_2=COUNT1_2+1; IF COUNT1_28 THEN COUNT1_2=0;COUNT1_3=COUNT1_3+1;IF COUNT1_38 THEN COUNT1_3=0;COUNT1_4=COUNT1_4+1;IF COUNT1_48 THEN COUNT1_4=0;COUNT1_5=COUNT1_5+1;IF COUNT1_58 THEN COUNT1_5=0;COUNT1_6=COUNT1_6+1;END IF;END IF;END IF;END IF;ELSE COUNT1_1=COUNT1_1+1;END IF；END IF;IF SUMCOUNT THENOVERFLOW=1;ELSE OVERFLOW=0;END IF;IF CLEAR=0THENCOUNT1_1=0;COUNT1_2=0;COUNT1_3=0;COUNT1_4=0;COUNT1_5=0;COUNT1_6=0;END IF;END PROCESS;在计数器中，共有6个计数变量，均为10进制，低位计数变量计满后向高位进位，6个计数变量共同构成一个6位计数器，最大计数上限为999999。2.2 频率计算 频率的计算，即指取出在一秒钟时间间隔的计数器的计数值，所得的值即为频率。频率计算部分的代码如下所示：PROCESS(F_IN_50MHZ,OVERFLOW)VARIABLE SECOND : STD_LOGIC_VECTOR(30 DOWNTO 0);BEGIN IF F_IN_50MHZEVENT AND F_IN_50MHZ=1THEN SECOND:=SECOND+1; IF OVERFLOW=1 THEN COUNT1_1_1=15; COUNT1_2_1=15; COUNT1_3_1=15; COUNT1_4_1=15; COUNT1_5_1=15; COUNT1_6_1=15; ELSE IF SECOND THEN SECOND:=(OTHERS=0); COUNT1_1_1=COUNT1_1; COUNT1_2_1=COUNT1_2; COUNT1_3_1=COUNT1_3; COUNT1_4_1=COUNT1_4; COUNT1_5_1=COUNT1_5; COUNT1_6_1=COUNT1_6; CLEAR=0; ELSE CLEAR=1; END IF; END IF; END IF;END PROCESS;当计算的频率值大于设定的量程之后，输出的频率值为16进制的FFFFFF，即输出单个计数器的值为15，以提示溢出测量范围。2.3 档位选择部分 设计要求档位分为三档，分别为0～10K、0～100K、0～1000K。故需要设计档位选择部分，档位选择部分代码如下所示：PROCESS(F_SELECT)BEGINIF F_SELECT =001 THENCOUNT=10000;LIGHT1=0;LIGHT2=0;LIGHT3=1;ELSIF F_SELECT =010THENCOUNT=100000;LIGHT1=0;LIGHT2=1;LIGHT3=0;ELSIF F_SELECT =100THENCOUNT