FPGA_ASIC-下三角复矩阵求逆的ASIC设计及实现.pdf

下三角复矩阵求逆的 ASIC 设计及实现 熊洋 郑建宏 重庆邮电大学 400065 摘要：本论文提出了一种便于 ASIC 实现的矩阵求逆算法，可以完成对 1 到 16 维下三角复 矩阵的求逆运算，并用Verilog 硬件描述语言进行实现。利用 SMIC 0.13um 工艺库和 Synopsys 公司的 Design Compiler 工具对代码进行了综合，并进行了低功耗优化，最后使用 Modelsim 工具对代码进行了仿真验证，得到的结果同 C 代码模拟的结果完全一致，证明本模块完全 可以达到预期目的。 关键词：ASIC ；矩阵求逆；下三角复矩阵；Verilog ；综合；仿真 ASIC Designing and Implementation of Lower Triangular Complex Matrix Inverse Xiong Yang Zheng Jianhong Chong Qing University of Posts and Telecommunications 400065 Abstract ：This Paper presents a kind of matrix inverse arithmetic suitable for ASIC implementation, which could process 1~16 dimension lower triangular complex matrix, and is coded by Verilog HDL. Using SMIC 0.13um process library，we synthesis the codes by Design Compiler and optimize the power. At last, we verify the function of the module using Modelsim, and the result of Modelsim simulation is consonant with c code simulation, which prove that our module achieve anticipative goals. Key words ：ASIC ；matrix inverse ；lower triangular complex matrix ；Verilog ；Synthesis；simulation 1、概述 矩阵运算是很多科学运算和工程运用中的常见运算，大多数科学计算都可以归结为矩阵 问题，在实际工程项目中更是如此。而矩阵求逆更是矩阵运算中一种相当重要的运算，在数 字信号处理中常常被用到。 为了不失通用性，本论文针对的矩阵元素采用复数表示。为了简化处理流程，通常先会 将某个矩阵进行分解，例如 LU 分解，得到两个三角矩阵，再将下三角矩阵（上三角矩阵亦 可通过转置运算变换为下三角矩阵）置入本设计模块进行求逆。 硬件设计通常需要在速度（时钟）和资源（面积）之间做一个权衡，随着制造工艺向超 深亚微米的过渡，soc 可以运行在更快的时钟频率之下。在这种情况下，将求逆运算固化到 硬件上，可以充分利用硬件速度快的特点，对数据进行高速有效的处理。文献[5]提到的心 动阵列处理方法是一种并行处理方法，它是以牺牲资源为代价来达到节省时间的目的。在处 理速率满足要求的前提下，硬件设计者应当考虑如何最大限度地节省资源，采用串行处理的 方式不失为一种好的选择。 基于如上考虑，本论文将针对 1~16 维的下三角复矩阵设计一个求逆模块，并用 Verilog 硬件描述语言进行实现，数据的处理采用串行处理的方式，并利用流水线以节约时钟开销。 2 、算法及其实现概述 设矩阵 A 为下三角矩阵， 是 A 的逆矩阵，n 是 A 的维数： 1 0 ... 0 a 0 ... 0 b 0 ... 0 11 11 0 1 ... 0 a