组合逻辑电路的分析和设计-课件-北京工业大学-03.ppt

本章主要内容 1.MSI的应用 2.组合逻辑电路的分析方法 3.组合逻辑电路的设计方法 Sec3.1 概述 逻辑电路的分类 1.组合逻辑电路 2.时序逻辑电路 3.状态机 组合逻辑电路的概念 组合逻辑电路的特性 ⑴.组和逻辑电路可以 是多输入多输出逻辑电路； ⑵.输入变量只有“0”、“1”两种状态，因此n个输入变量有2n种输入组和状态； Sec3.2 组合逻辑电路的分析方法 1.分析的目的:找出逻辑电路的功能 2. 分析的步骤: ⑴.根据逻辑图，写出输出端逻辑关系表达式； ⑵.化简此逻辑函数成最简表达式； ⑶.列出真值表，把各组输入状态下的输出状态求出； ⑷.根据逻辑真值表，得到逻辑功能的说明。 分析方法举例 例1. 多输入单输出电路 (多数表决电路) 例2. 多输入多输出组合逻辑电路 (带进位半加器) 例1：3变量多数表决电路分析 2.列出真值表 逻辑电路功能由真值表可以看出该电路为多数表决电路： 3个变量中有2个或2个以上为‘1’时，输出为‘1’。 例2.下图为一个多输出组合逻辑电路，试分析电路功能 1.写出逻辑函数式 S=A ⊕ B C=AB 2.列出真值表 Sec3.3 组合逻辑电路的设计方法 1.设计步骤： ⑴.建立描述逻辑问题的真值表 ①.分析题目所给的条件； ②.找出问题的条件与目的及因果关系； ③.确定输入、输出变量； ④.列出真值表； ⑵.由真值表写出逻辑函数表达式；(用最小项积之和的形式。) ⑶．对输出逻辑函数进行化简。 ⑷．画出逻辑电路图。 1位比较器电路 例2：设计一个无进位输出的全加器电路 解： 1.全加器电路有3个输出，其中两个输A、B分别为一位二进制数，有三个输入是低位的进位输出Cin 2.列出全加器真值表 多输入组合逻辑电路设计 例3设计两个4位二进制数全加器 解： 1.全加器的工作过程如下： C2 C1 C0 被加数 Ai A3 A2 A1 A0 加数Bi + B3 B2 B1 B0 进位Si S3 S2 S1 S0 3.画出逻辑电路图 4位全加器的级联方式 例4.并行二进制加法器 加法器有两种类型 1.波纹进位加法器 如图3.3.7是波纹进位器，每一位二进制 全加器的进位输出作为后一位全加器的 输入，进位数逐位向前推移。 显然这样的4位加法器的速度很慢。 2.超前进位加法器 从图3.3.7上看到最终进位输出C4的产生与两个因素有关: 1.本位数相加产生的进位， 2.低位进位的传输速度。 根据图3.3.6的进位输出原理，可以得到超前进位加法器的前两位电路图（3.4.1） 图3.4.1 CMOS 4位二进制快速加法器芯片如下图 其它几种MSI全加器列表 用加法器设计组合逻辑电路 加法器的用途和多，下面仅举两例说明用加法器实现组合逻辑电路的方法。 例3.3.7：利用74LS283设计一个代码转换电路，将BCDS8421码转成余3码。 解： 思路：把要获得的逻辑函数化成 输入变量与输出变量 或者 输入变量与 常量 成为在数值上相加的形式，再用加法器进行设计 1.写出真值表 二进制‘1’的补码的减法: 为了用二进制‘1’的补码作减法: 取减数（下面的数）的‘1’的补码; 把‘1’的补码加到被减数（上面的数）; 有溢出表示答案为正，把溢出位加到最低位。该运算叫循环进位。 如果没有溢出则答案为负，所得到的和取‘1’的补码，就是正确的结果. 例3.3.8用7483实现0110和1101加法（进位输入C0=1） 图3.4.6 同样，用4位加法器可以实现1的补码的加法和减法运算,下面是电路图 工作原理 根据一位数值比较器原理可以设计4位比较器 例3.4.1用74LS85四位数值比较器比较A=1011,B=1100 Sec.3.5 多路选择器 1.定义: 多路选择器是一个数字控制开关，它能 把n个数据信号分别接到一个输出端。 2. 多路选择器 (a) 电路符号 (b) 真值表 （C）用“积之和”形式的电路 (d)用CMOS传输门组成的电路 3. 四选一多路选择器 4. 多路选择器的应用 例3.5.1用4选1多路选择器实现组合逻辑函数 Y=S1S0+