基于嵌入式平台高速CCSDS帧处理设备设计.docVIP

基于嵌入式平台高速CCSDS帧处理设备设计摘要： 针对空间链路数据传输速率的提高，设计了一种基于嵌入式PowerPC和FPGA平台的高速、可配置的实时帧处理系统。主要描述了系统的硬件电路，采用了PowerPC作为主处理器进行控制与数据处理；采用FPGA作为外部输入输出接口，并进行CCSDS帧的解析处理。FPGA映射到PowerPC中EMIF一段地址空间，通过总线进行数据交互。FPGA设计采用VHDL语言描述，主要对帧同步机制、RS译码进行设计。PowerPC设计采用Vxworks系统，满足实时性要求。实践证明系统的高速性和高可靠性。 Abstract: Contraposing the increase of space data link transport speed, a high speed, configurable, real time frame solution system based on embedded PowerPC and FPGA is designed. The system’s hardware circuit which uses a PowerPC as a core which processes the data and control, and FPGA as mainly external I/O interface and CCSDS data processor is introduced. FPGA is mapped into a section of PowerPC memory space and they communicate each other by FMIF. The FPGA design is described by VHDL aimed to the mechanism of frame synchronization and RS decoder. PowerPC’s program is based Vxworks system, which can match the real time standard. High speed and reliability of this system are approved by practice. 关键词： CCSDS；同步；存储发送；FPGA Key words: CCSDS；synchronization；save and forward；FPGA 中图分类号：TP39 文献标识码：A 文章编号：1006-4311（2012）21-0207-02 0 引言 随着卫星通信系统和空间科学的迅速发展，空间链路能提供的数据传输速率越来越高，允许各类卫星平台上能够应用大量高速实时数据的有效载荷，这就要求地面接收设备能够实时解调、帧处理，并能实时存储，以供后续数据分析。 目前，卫星地面接收设备中，高速解调技术已经能够达到几吉比特的码速率，其瓶颈在于高速数据实时帧处理和存储转发。本系统着重研究了高速数据的帧处理和存储转发设计。 1 系统硬件设计 系统主要完成解调后同步数据流的帧格式处理和数据存储和网络发送。系统硬件主要包括光纤收发器、帧处理器、存储转发控制器、SATA控制器、千兆以太网控制器等。 其中，光纤收发器完成解调数据的接收和帧处理后串行数据流的发送，由FPGA的SRIO及其对应IP核实现光纤传输协议转换；帧处理器采用高性能Xilinx公司FPGA芯片，实时接收解调后数据流，并进行帧处理，其主要包括帧同步、解扰码、解交织和RS译码等；数据存储转发控制器采用Freescale公司的PowerPC[1]处理器，PowerPC通过控制SATA控制器器和以太网控制器实现数据的磁盘存储和网络发送。PowerPC作为核心控制芯片，进行数据的接收、硬盘存储和网络发送的任务调度。除此之外，PowerPC还完成与上位机之间的通信，主要包括FPGA程序的实时下载、参数配置和状态监视等功能。本设计中把多版本FPGA程序存储在PowerPC的FLASH中，通过主控命令，PowerPC把对应的FPGA程序实时下载到FPGA中。因此，本设计中FPGA可以对CCSDS[2]中多种帧格式进行解析，包括交织深度为1、2、3、4、5、8以及Reed-Solomon为（255，223）、（255，239）等。系统架构如图1所示。 1.1 核心处理器 处理器是整个系统的核心，主要由PowerPC和FPGA构成。PowerPC采用Freescale公司的MPC8548[3]处理器，它基于嵌入式e500核，其主频可达1.33GHz。MPC8548内部的Memory控制器可以直接对SDRAM进行控制，在连接上