28335之系统时钟.docVIP

28335之系统时钟 本系列文章由斌斌-龙臻(Mr_D_prince)独立完成，首发于QQ空间，会在百度空间、网易博客同步更新，转载必须注明作者和出处，必须注明原文链接。 注：本系列文章主要针对TI公司的C28xx系列DSP芯片的一些功能模块进行介绍，并描述基本的配置。文章中提到的DSP芯片未说明即默认为TMS320F28335，简称为28335。 28335的系统时钟主要包括锁相环（PLL）、看门狗（WatchDog）、外部时钟（PeripheralClock）等几个模块。 首先介绍晶振与锁相环的电路模块，如下图所示： 图1: OSC and PLL Block Diagram 由该模块图可知系统时钟（CLKIN）由寄存器PLLCR、PLLSTS来决定。DSP的时钟电路有多种设计，包括内部时钟模式和外部时钟模式，其中外部时钟模式有两种，而常用的为内部时钟模式，见图2、3、4。 图2: Using a 3.3-V External Oscillator 图3：Using a 1.9 -V External Oscillator 图4：Using the Internal Oscillator 通常选择DSP的外部晶振为30M，则能达到的最大工作频率为150M，倍频值为5，由上文提及的寄存器PLLCR的低四位和寄存器PLLSTS的第7、8位