FPGA上变频设计.docVIP

基于FPGA的全数字上变频系统设计 于 帅，刘志军，孔德超 时间:2009年06月23日 字 体: 大 中 小 关键词:基带信号数据速率插值上变频射频信号 　　摘 要： 介绍一种利用新器件特性实现全数字上变频的方法，包括射频频率范围内从基带信号的插值滤波器的设计、载波信号的产生，到针对射频信号高采样率的并行处理方法以及与数模转换器件的接口设计。与传统模拟方案相比，本设计具有更佳的性能、更低的成本和更好的灵活性，可广泛用于电缆调制解调器系统。　　关键词： 多相滤波；直接数字频率合成；输出并串转换器 ? 　　传统的调制方式包括模拟调制和数字调制,模拟调制中的基带信号和载波都是模拟信号。随着软件无线电技术理论的发展以及大规模集成电路的广泛应用，原来的模拟通信系统的基带处理部分采用数字电路逐渐数字化、软件化，这样就可通过可编程器件的可编程性对工作频率、系统带宽、调制方式、信源编码等进行编程控制，实现不同的通信功能系统，灵活性大为增强[1]。然而，根据奈奎斯特抽样理论，要对通信系统的射频部分进行数字化处理，要求数字信号的采样频率至少是模拟射频信号最高频率的2倍以上，由于以往数字处理器件以及DA转换器件的处理速度的限制，传统通信系统的基带信号为数字信号，载波仍然是模拟载波。　　近期，Xilinx公司发布了Virtex5系列FPGA，借助于该FPGA拥有的用于实现高性能DSP的550 MHz DSP48E slice以及实现终级并行连接功能的1.25 Gb/s SelectIO 技术，可以直接实现数字射频信号的调制，Maxim公司也发布了采样率高达4.3 GS/s的DA转换器MAX5881，可以从50 MHz～1 000 MHz直接进行模拟射频信号合成。本文介绍了如何使用Virtex5系列FPGA进行数字射频信号调制以及通过MAX5881输出模拟射频信号的“全数字”上变频技术。之所以称为“全数字”，是因为其基带信号和载波全部都是时间离散的信号，完成调制的器件也是数字器件。1 系统总体结构设计　　按照通信调制基本理论，上变频需要将调制好的信号从基带频率搬移到射频频率，对于基带信号，其带宽一般较窄，因此在很多应用场合中都是根据Nyquist采样定理，再结合工程实际，采用2.5～4倍的基带信号最高频率进行采样。而作为载波的DDS输出波形，其频率相对较高。如果用基带信号对载波进行正交调制，即是数字信号的相乘，要求基带和载波具有相同的数据速率。所以，在进行正交调制之前必须对基带数字信号进行插值滤波，提高其数据速率。提高基带信号的数据速率有两种途径：一种是简单的数据保持方法；另一种是严格的插值滤波法。简单的数据保持法是将序列的每一个采样点做简单的保持(或重复采样)直到下一个采样点到来。这种近似的处理办法相当简单，但效果不佳，只适合于数字调制方式或基带信号带宽很窄、对信号精度要求不高的场合。本设计采用严格的插值滤波，先经过零值内插，然后再滤波得到。信号从基带频率插值到4 GHz，插值倍数比较大，故采用多相滤波结构的FIR滤波器实现。　　经过插值后的数据与DDS产生的载波频率相乘，乘法器使用Virtex5系列FPGA内的高性能DSP模块实现，该模块是FPGA内部的硬件模块，可运行在550 MHz。为了保证信号的精度同时减少资源的使用，基带信号用12位有符号数表示，载波信号用10位无符号数表示，二者相乘后为22位有符号数。由于MAX5881为12位输入精度，截取22位有符号数的高12位作为FPGA的输出。2 FPGA与MAX5881的接口设计　　MAX5881是Maxim推出的首款12位、4.3 GS/s数模转换器，器件提供出色的杂散、噪声和邻道性能。MAX5881的输出刷新速率高达4.3GS/s，其数据接口的输入速率也需要比传统数模转换器件高。针对这种高带宽的数据接口，设计了如图1所示的FPGA与DAC的数据接口[2]。 ? 　　MAX5881在DDR模式下工作时钟速率高达2.15 GHz，有独立的模拟和数字时钟，数据接口的时钟由MAX5881输出，用于简化和FPGA的接口。MAX5881输出的数据时钟DATACLKP/DATACLKN是由CLKP/CLKN引脚上的高精度模拟时钟源分频产生的，因而时钟周期的抖动非常小，适合作为FPGA的工作时钟。　　为了保证FPGA生成的数据传输到MAX5881接口端与CLKP/CLKN的相位对齐关系，采用了“系统同步化”设计。这一设计的过程是将时钟管理单元(DCM)的CLK0从芯片内部经过一个OSERDES输出到电路板，然后再将时钟作为反馈时钟送回DCM。PCB板上的时钟反馈路径长度等于从FPGA到MAX5881的数据路径长度减去DATACLK路径的长度，这就保证了时钟反馈路径产生的延时等于FPGA到