SOC复习答案.docVIP

第一章 绪论 系统芯片 SOC的发展 IP核（IP core）的概念 HDL的概念 SOC的设计理念 实现SOC的方法 SOC的深远影响 第二章 硬件描述语言 VHDL VHDL的特点 VHDL支持的描述层次 VHDL的主要构件 并发的概念和并行语句 VHDL的数据类型 VHDL 的表达式与运算符 第二章 硬件描述语言 VHDL VHDL结构体的描述方式 顺序语句和并发语句 VHDL中的信号和信号处理 仿真周期和信号的δ延迟 多值逻辑 第三章 SOC的层次结构设计 SOC的硬件结构 嵌入式处理器 CISC 与 RISC 嵌入式软件 RTOS TOP-DOWN设计方法 系统间互连 – IBM CoreConnect 系统的仿真和测试 SOC的性能评估 第四章 ＳＯＣ的实现方法 ＨＤＰＬＤ ＡＳＩＣ ＣＰＬＤ ＦＰＧＡ 熔丝型开关 反熔丝型开关 浮置栅编程技术 第四章 ＳＯＣ的实现方法 PROM PAL PLA GAL 全程设计 随机逻辑设计 阵列逻辑设计 标准单元设计 第四章 ＳＯＣ的实现方法 门阵列 门海阵列 后仿真 第五章 SOC的可测试性 可测试设计的意义 测试生成 故障覆盖率 故障模型 可测试性分析 故障模拟 可测性结构设计 边界扫描测试技术  复习题（名词解释） 故障模拟：在指定的输入向量中插入故障，应用故障模拟算法，测试输入向量的故障覆盖率。 嵌入式系统：这是计算机应用的一种方式，是一个相对的概念，嵌入式系统是一个较大系统的子系统，可以处理复杂的、但是比较单一的任务。 Top-Down设计：降低难度--维护；多人合作--进度；结构调整--工艺 门海阵列：不预留布线通道，基本单元占据整个阵列分布区。 CISC：Complex Instruction Set Computer 并行处理语句：并行处理语句位于关键字BEGIN和END之间，是结构体功能描述的主要语句。这些语句是并发执行的，即运算结果与语句的先后顺序无关。 RTL描述：（Register Transform Level 又称数据流描述）实体描述方法 VHDL语言中的同步点：在进程中，信号的当前值仅在特定时刻发生变化和更新，这个特定时刻称为同步点。 测试矢量：仿真信号 延时转移：这是处理指令转移的一种方法。当遇到条件转移时(无法预测转移结果)，将转移指令与其后的指令交换位置，先执行后条指令，再执行转移指令，以利指令的流水操作，确保一个机器周期执行一条指令。 浮栅编程技术： 闪速存储器 CPLD：复杂可编程逻辑器件 FPGA：现场可编程门阵列 IP核：IP core 是已经通过功能验证的设计成果，可以是一个完整的系统，也可以是一个子系统。表现形式主要是“硬件描述语言”。 RISC：SOC 中的嵌入式精简指令集处理器 仿真周期：处理某时刻所发生的所有事件和被这些事件所激活的所有的进程的全过程称为一个仿真周期。 δ延迟：对每个信号量的赋值和信号量值的更新时刻之间存在延迟，这个延迟可以用时间表达式指定，也可以是0延迟，0延迟又称为δ延迟。 多值逻辑：不同制造工艺(ECL，TTL，CMOS)的器件应用于一个系统,由于这三种工艺的驱动能力不同，就带来了多值逻辑的问题。 RTOS：(Real Time Operational System）实时操作系统 IP核： 嵌入式处理器：在SOC中，可以集成有一个或若干个处理器，他们可以是：“RISC处理器”、“DS”P、“专用指令集处理器”组成 ISA ( Instruction Set Architecture)。 哈佛总线结构：程序存储器总线和数据存储器总线相互独立。采用指令和数据高速缓存(Cache)，以提高数据带宽，增加数据传送吞吐量。 延时转移： 复习题（判断） SOC是把系统的处理机制、模型算法、芯片结构、各层次电路直到器件的设计紧密结合， 在一个单芯片上完成整个系统的功能。（正确） SOC所倡导的设计方法是Bottom-Up设计方法。（错误） JTAG目前还没有被IEEE制定成为国际标准。（错误） RISC处理器有利于指令的并行处理。（正确） 复习题（判断） VHDL不能描述硬件的并行特性。（错误） 硬件描述语言能够描述硬件的并行性特点。（正确） SOC所倡导的设计方法是Top-Down设计方法。（正确） VHDL目前还没有被IEEE制定成为国际标准。（错误） 复习题（判断） RTL描述是指行为描述。（错误） CISC处理器有利于指令的并行处理。（错误） 可测试性设计是SOC设计中必不可少的。（正确） 半导体芯片的流片生产就是用可编程器件实现芯片功能。（错误） 复习题（判断） Top-Down设计方法适用于SOC的设计。（正确） Bottom-