一个1.2V用于超宽带收发器的低抖动锁相环.pdfVIP

第47卷 第1期 复旦学报 (自然科学版) Vo1．47 NO．1 2008年2月 Journal Of Fudan University(Natural Science) Feb．2008 文章编号：0427—7104(2008)01—0129—06 一 个1．2 V用于超宽带收发器的低抖动锁相环 肖满霞，李 宁，叶 凡，任俊彦，郑增钰 (复旦大学专用集成电路与系统国家重点实验室，上海201203) 摘 要：设计了一款应用于超宽带无线收发器中的低抖动、低功耗、多相位输出、输出频率为528 MHz和132 MHz的锁相环，包括了高频特性好的鉴频鉴相器、低电压抗抖动的电荷泵、经典的低电压 对称负载差分延迟单元以及duty-buffer的双转单电路等．设计采用SMIC 0．13 pin CMOS工艺，电源 电压1．2 V．对电路进行了电路级仿真和系统级稳定性分析，并完成了版图设计和后仿．根据后仿结 果，在TT@75℃、振荡频率为528 MHz情况下，周期抖动的p2p值为l ps，功耗仅为4 mW． 关键词：超宽带；锁相环；鉴频鉴相器；电荷泵；抖动；压控振荡器；双转单电路 中图分类号：TN 492 文献标识码：A 锁相环(phase—locked loop，PLL)是超宽带(ultra wideband，uwB)收发器…系统中最为关键的部分之 一 ：一 方面，用于提供发送端的数字基带部分 base band，BB)和数模转换器(DAC)所需的同步时钟；另一 方面，为接收端的BB和模数转换器(ADC)提供接收所需的同步时钟(如图1)．因而，PLL的输出时钟性能 直接影响了发送信号的性能和接收信号的信噪比，决定了接收数据恢复的误码率．另外，该PLL的528 MHz的输出时钟还可以作为射频(radio frequency，RF)部分超高频PLL的输人参考时钟．设计采用的是 电荷泵型锁相环，为发送端提供一对频率为528 MHz和132 MHz的发送时钟，为接收端提供8个频率为 528 MHz等相差的接收时钟，系统中的数字部分根据输人数据的相位从这8个时钟中选择与其同步的时 钟来对数据进行恢复． 磊 ： (a)发送端 图l UWB收发器系统框图 Fig．1 UWB system architecture 1 电路原理 锁相环的功能结构图如图2(dr~g 130页)．鉴频鉴相器[ ](phase frequency detect0r，PFD)将参考时钟 和反馈时钟进行比较，输出的脉冲信号dn和up将二者频率和相位的差反映到时域中，dn和 p控制电荷 (charge pump，CP)中电流源的开关对低通滤波器(10w pass fliter，LPF)电容冲放电，产生压控振荡器 (voltage—controlled oscillator，VC0)控制电压信号，从而控制VCO的震荡频率．二阶无源RC滤波器起到调 收稿日期：2007—06—28 基金项目：上海市科委基金资助项目(067062003) 作者简介：肖满霞(1978一)，女，硕士研究生；通讯联系人任俊彦教授 复旦学报(自然科学版) 第47卷 节系统带宽和相位裕度等参数的作用．以下分别从具体电路分析各个模块的设计 1．1 鉴频鉴相器和电荷泵 在电荷泵锁相环中，输入时钟和反馈时钟都是数字信 号，可以用电平敏感的异或门鉴相器或者边沿敏感的PFD． 异或门鉴相器的线性范围只有兀，且与信号的占空比有关， 而PFD的线性范围有±2兀，因此获得广泛应用． 如图3的PFD，因其具有良好的高频特性而被采用．其 功能是：在CKref超前CKfb时，up为0，且脉冲宽度等于超前 图2 锁相环框图 的时间；在CKref落后于CK