ise里用chipscope.docVIP

Chipscope的使用 ChipScope的盘，于是赶快安装上，临阵磨枪，突击看了一晚上，有了一点点概念，这次记一下，下次就不用绞尽脑汁了。还要感谢King帮忙查找资料。 逻辑分析仪的产生有两种方法：Core Generator（核产生器）和Core Inserter（核插入器），第一种方法产生内核，将这些内核例化后添加到原设计文件，最后综合，实现，下载。第二种方法不需要修改原文件，它是将生成的内核添加到综合后的网表文件中，所以我们采用第二种方方法。 Core Inserter 的流程为： 1）的 RTL 综合成 Netlist； 2）调用 Core Inserter 插入逻辑分析仪； 3）布置和布局； 4）产生 bit 文件下载验证。 1. 首先用ISE对所设计的文件进行综合，然后再添加新建文件，选择ChipScope Definition文件，选择完毕之后，添加到ISE工程。 2.对core Inserter进行配置，选择器件族，其它的默认即可，接下来是选择数据位宽，捕捉对比，进行信号连线等配置，可以根据自己的情况详细设置。需要注意的是综合的设置需要保存 Keep Hierarchy，防止优化过度。 3.按照以前运行ISE的步骤即可，知道最后下载到FPGA开发板，在ISE的最后会有ChipScope Pro Analyze，然后点击，就运行逻辑分析仪。然后点击JTAG连接方式，我的是用USB的，然后选择[Device] configure 进行器件配置。在window菜单下面可以选择触发设置窗口等选项，然后运行就可以观察你想要的波形了。 搭建Xilinx开发环境 （3）…… 使用ChipScope进行调试 Xilinx的ChipScope工具就相当于Altera的SignalTap II，能够捕捉FPGA内部的信号，方便了调试过程。下面就以一个简单的实例描述一下使用ChipScope的过程（ISE版本为11.1）。 Step1：打开一个以后的ISE工程，进行管脚约束，并进行综合。 Step2：添加ChipScope Definition and Connection File 添加完成后，会在工程中多出一个.cdc文件。 Step3：双击*.cdc文件，弹出ChipScope Pro Core Inserter对话框。首先是指定输入网表和输出网表的路径，以及所选的器件族。由于ChipScope Pro Core Inserter是从ISE调用的，所以这些选项都已经设置好了，不用修改，直接点NEXT。 不用修改，继续点击NEXT Step4：进行配置ILA核（Integrated Logic Analyzer Pro core）界面。ILA核用来设置触发条件和捕获数据，并提供将ChipScope核信号和设计中的网表信号连接的功能。 首先是Trigger Parameters界面。 (1)、Number of Input Trigger Ports：用来设置需要观察的信号的数目，例如这里我们需要观察两个信号，所以这里设置为2。一个ILA最多可以观察16个信号。 (2)、Trigger Width：设置每个要观察信号的位宽。第一信号是一个计数器30bit计数器，所以第一个设置为30，第二个信号是一个8bit信号，所以这里设置为8 (3)、Match Type：设置每一观测信号的触发条件。ChipScope可以对每一个要观察的信号设置触发条件，最后再采集数据时采用哪个触发条件可以再指定，在这里需要对每一个信号都指定一个触发条件。 主要设置这三个选型，其他保持默认，设置完成后点击NEXT 现在进入Capture Parameter界面。 (1)、设置采样深度 (2)、设置采用时钟边沿 (3)、Data Same As Trigger：这一个选项选中，可以节省逻辑资源和布局布线的使用。前提是数据与触发信号相同。这里选中这个选型。 点击NEXT进行NetConnections。 现在设置Net Connections选项，将ChipScope核的信号与要观察的信号进行连接。 这指定连接关系之前Net Connections的UNIT现实为红色，当完成指定后，会变成黑色。直接点击Modify Connections出现下面的界面。 先指定采样时钟，左侧信号是综合后FPGA内部的信号，其中黑色的信号时可以用来指定连接关系的，而灰色的信号不能用来指定连接关系。这里采样时钟选择clk_BUFGP信号。指定过程是先左键点击clk_BUFGP然后点击右下角的Make Connections 然后指定触发和数据信号（Trigger/Data Signal）。先指定TP0。TP0是一个30bit的端口，这里用来