K60(Rev6-Ch49-SPI)(中文).docxVIP

第49章 SPI（DSPI）49.1 导言串行设备接口（serial peripheral interface ，SPI）模块包含一个在MCU和一个外部设备之间进行通信的同步串行总线。49.1.1 框图SPI（DSPI）的框图如下所示：图 49-1 DSPI框图49.1.2 特性DSPI支持三种SPI特性：?全双工，三线同步传输?主机与从机模式?持续选择从机，使数据流工作在从机模式下?使用有4级TX FIFO缓冲进行传输操作?使用有4级RX FIFO缓冲进行接收操作?TX与RX的FIFO可以被分别地禁止，以减少更新SPI队列的延迟?TX和RX的FIFO在调试解除时时透明的?可对每一帧的传输属性进行编程：?2个传输属性寄存器?可以对串行时钟的极性和跳变进行编程?多种可编程的延迟?串行帧长度可被编程为4到16位，通过软件控制可以扩展?可以连续保持片选?6个设备片选，可以用外部多路解调器扩展到64个?通过外部多路解调器稳定地支持多达32个设备片选?DMA支持附加到TX FIFO的入口并且从RX FIFO中移除入口?TX FIFO未满（TFFF）?RX FIFO未空（RFDF）?6个中断条件：?到达队列结尾（EOQF）?TX FIFO未满（TFFF）?当前帧传输完成（TCF）?在发送FIFO为空时试图发送（TFUF）?RX FIFO未空（RFDF）?在接收FIFO未空时接收帧（RFOF）?全部中断请求线?在与低俗外设进行通信时使用变更的SPI传输格式?低功耗结构特性?支持停止模式?支持休眠模式49.1.3 DSPI配置DSPI模块始终工作在SPI配置下。SPI配置允许DSPI发送和接收串行数据。此配置允许SDPI工作像基本SPI模块一样，使用内部FIFO，支持外部队列操作。发送数据和接收数据在不同的FIFO。主机CPU或一个DMA控制器从接收FIFO读取接收数据，并且写发送数据到发送FIFO。对于队列操作，SPI队列可以放在系统RAM，并扩展到DSPI。队列与SDPI FIFO之间的数据传输由DMA控制器或主机CPU完成。下图中显示了一个系统的样例，其中包含了DMA，DSPI和系统RAM中的扩展队列。图 49-2 DSPI与DMA和RAM49.1.4 工作模式DSPI支持下列操作模式，可以被分为两类：?模块专用模式：?主机模式?从机模式?模块禁止模式?MCU专用模式?扩展停止模式?调试模式当主机写一个SDPI寄存器时，DSPI进入模块专用模式。MCU专用模式由引脚控制，并可扩展到SDPI。MCU专用模式就是一个MCU可以进入与DSPI模块专用模式不同的模式。49.1.4.1 主机模式主机模式允许DSPI初始化并控制串行通信。在此模式下，SCK引脚和PCS[x]引脚由DSPI控制并被配置为输出。49.1.4.2 从机模式从机模式允许DSPI域SPI总线主机进行通信。在此模式下，DSPI响应外部受控的串行发送。SCK引脚和PCS[0]//SS引脚被配置为输入并由一个SPI总线主机驱动。49.1.4.3 模块禁止模式模块禁止模式可以用于MCU电源管理。当在此模式下，DSPI中非存储映射逻辑的时钟可以被停止。49.1.4.4 扩展的停止模式扩展的停止模式可以用于MCU电源管理。SDPI支持外设总线停止模式鸡翅。当产生请求进入扩展的停止模式时，DSPI模块识别请求并完成传输过程。当SDPI达到帧边界，即意味着DSPI模块的系统时钟可以被关闭。49.1.4.5 调试模式调试模式用于系统开发与调试。MCR[FRZ]位控制DSPI在调试模式下的工作。当MCU在调试模式时，若此为被置1，则DSPI停止所有的串行传输。若此为被清0，则MU调试模式对DSPI无效。49.2 DSPI引脚说明这部分提供了DSPI的引脚说明。下表罗列了一些引脚，它们可以根据需要进行相应地连接。表 49-1 DSPI引脚描述引脚描述IOPCS0//SS主机模式：外设芯片选择0输出从机模式：从机选择输入I/OPCS1-PCS3主机模式：外设芯片选择1-3从机模式：无用OPCS4主机模式：外设芯片选择4从机模式：无用OPCS4//PCSS主机模式：外设芯片选择5，外设芯片选中脉冲OSIN串行数据输入ISOUT串行数据输出OSCK主机模式：串行时钟（输出）从机模式：串行时钟（输入）I/O49.2.1 PCS0//SS——外设片选/从机选择在主机模式，PCS0引脚是一个外设片选输出，选择当前与哪个从机设备进行传输。在从机模式，/SS引脚低电平有效，作为从机片选输入引脚，允许一个SPI主机选择DSPI作为目标进行传输。49.2.2 PCS1-PCS3——外设片选1-3在主机模式，PCS1-PCS3是外设片选输出引脚。在从机模式，不使用这些引脚。49.2.3 PCS4——外设片选4在主机模式