《QuartusII110应用笔记.docxVIP

《Quartus II 11.0 (32-Bit)》Quartus II软件的用户界面菜单栏中，Assignments（资源分配）：主要是对工程参数进行配置，如引脚分配、时序约束、参数设置等；Process（操作）:主要对当前工程执行各种设计流程，如综合、布局、布线、时序分析等。Tool：用来调用Quaruts 中集成的一些工具，如MegaWizard Plug-InManger（用来生产IP核和宏单元模块）、RTL View、Programmer等。EDA工具应用建立项目文件：创建工程：在新建工程时，一定要注意顶层文件名与module别名一致，否则编译会出现顶层文件未定义的错误。当顶层文件包含有其他模块时候，需要先编译顶层文件中的各个模块，最后编译顶层模块。就是说，只要建工程是命名的顶层文件名和实际的顶层文件模块名一样，就可以先编译工程中的其他模块而不会报上面的错误！还有，一旦创建工程以后，就不要再更改工作所在文件夹名称，否则下次就会打不开此工程。选择芯片：注意，下面的avilable device也要选，否则在映射引脚是软件找不到对应的芯封装。工具设置：，（如果选择默认设置的话，就是使用Quartus自带的设计工具，当然可以选择第三方软件）编辑和设计输入：同样可以选择原理图输入、HDL输入、状态图输入以及混合输入等方式。设计输入：原理图输入：HDL输入：状态图输入：逻辑编译检查：:软件仿真：（Quartus 9.1以后不再支持建立波形文件，用户需配合使用Modelsim进行仿真）。关于仿真：（对于硬件描述语言对现代数字逻辑系统的描述层次，不同层次的仿真个有特点）系统级：称为ESL级，即从系统角度进行描述而忽略电路的实际构成。行为级：从电路的工作行为、功能的实现出发而不考虑具体电路构成的描述。RTL级：从信号的传输、寄存器的设置角度描述。门级：考虑最基本门级元件构成系统描述。开关级（管子级）：从基础的MMOS开关、晶体管、电阻对电路进行描述。·物理级：从基本电子物理模型，如载流子迁移或能级模型角度的描述（只在模拟电路建模是才用到）Quartus 9.1之前（利用Quartus中的门级仿真器，主要依据是基于HDL、模块原理图、状态机经由综合与适配的网表格式文件对应的仿真文件，仿真类型包括时序仿真和功能仿真。）：建立仿真波形文件设置仿真时间区域添加仿真信号编辑仿真信号时序仿真功能仿真Modelsim（又称之为行为仿真，是一种编译型仿真器，即直接对HDL源代码进行仿真，也就是直接针对未经综合的仿真验证能更直接、更迅速、更完整、更高效和更加符合一般意义上地了解HDL代码描述的电路行为，此类仿真同样能实现时序仿真和功能仿真）：建立仿真工程项目：编译仿真文件：编译前：右击选Compile ALL编译后：装载仿真模块和仿真库：，右击图示编译后生成的实体，选择Simulate without optimization（优化）启动仿真。执行仿真：选中clk信号，选主菜单下objects中的clock进行时钟信号设置。选中其它信号，选主菜单下objects中的force进行Value设置。在 objects窗口中：，右击，选ADD下选To Wave下Signals in Design打开Wave波形窗口：在命令栏中输入run 5000 ，（run必须小些，后面的仿真时间与run空格隔开，没run x一次都是在原来的基础上添加x ns的仿真时间）全程综合编译：（检错，逻辑综合，机构综合，输出配置，时序分析，查看报表）全程编译前约束项目的设置：（选芯片，器件工作方式，配置或编程方式，器件端口状态）点击assignments选device后可以对芯片进行重新选择：选择配置器件的工作方式：选择配置器件和编译方式：引脚映射：，在选择引脚的时候，可以从第一个引脚开始由上而下进行，双击第一个引脚，在列表里面选好引脚，然后回车，注意是用回车，然后删掉PIN后面的数字，然后对照电路板原理图手动修改引脚编号，重复此过程修改后面的引脚编号，数度要快些。另外，不同颜色标识表明属于不同的IO块。选择目标器件引脚端口状态：将不使用的引脚设置为输入状态（即高阻态）：再次编译，这次编译不仅仅是逻辑检查，还添加了上述约束项目的：RTL图观察器使用：：Tools下面Netlist Viewers下拉菜单中三个选项：RTL Viewer；Technology Map Viewer；State Machine Viewer；点击相应项目可以观察相应的图：（双击该模块，可逐层了解各层次电路结构）也可以通过上面工具栏查看各层次电路结构：对于较为复杂的RTL电路图，可以右击该模块，在弹出的菜单中选择来宁波七：Filter下面sources或destinations命令，由此产生相应的简化电