12×10Gbs CMOS并行光接收机前置放大器阵列设计 CMOS preamplifier array for a 12×10Gbs parallel optical receiver design.pdfVIP

下载本文档

2
0
约9.38千字
约 3页
2017-08-21 发布于上海
举报
版权申诉

12×10Gbs CMOS并行光接收机前置放大器阵列设计 CMOS preamplifier array for a 12×10Gbs parallel optical receiver design.pdf

1、本文档共3页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

12×10Gbs CMOS并行光接收机前置放大器阵列设计 CMOS preamplifier array for a 12×10Gbs parallel optical receiver design

g固困国巾文核心期干I 12xl0Gb／s 何子玮，王志功 (东南大学射频与光电集成电路研究所，南京210096) 0．18 CMOS工艺，设计了一种12路并行、每路工作速率为iOGb／s的光接收机前置摘要：采用SMIC uIll 放大器阵列，应用于高速芯片间的光互连。整个电路通过1．8V电压供电，采用RGC结构和有源电感并联关键词：并行光接收机：CMOS工艺；前置放大器阵列；串扰抑制；跨阻放大器中图分类号：TN929．1文献标识码：A 文章编号：1002．5561(2009)08—0005—03 CMOS for preamplifierarray a12xl0Gb／s receiver paralleloptical design HE WANG Zi-weL Zhi-gong of 21 RF-OE-ICs，Southeast (Institute University，Nanjing0096，China) Abstract：A for12 receiverseach at10Gb／sis preamplifierarray paralleloptical operating designedbyusing SMICO．1 mCMOS be in transmissionbetween this can used 8p technology．It optical hi曲一speedchips．In ac- andtheshunt aconventional using design，theRGC(RegulatedCascode)configurationpeakingtechnique tiveinductorare one of channelhasa一3dBbandwidthof8．9GHz 1．8V，each employed．Undersupplyvoltage anda total oftheis120Gb／s． of47．1dBQ．The transimpedance throu曲putchip gain receiver，CMOS a／ray,crosstalkreduction，tran— Keywords：paralleloptical technology，preamplifier simpedanceamplifier 0引言 1前置放大器电路设计光接收机阵列是整个光互连系统的重要组成