基于verilogHDL的数字计时器的设计概要.docVIP

EDA设计基础实验课程论文 题 目 基于verilog HDL 的数字计时器的设计 学 院 通信与电子工程学院 专业班级 电子081班 学生姓名 大彬哥 指导教师 大力会 2013 年月 I 第一章 引 言 1 1.1 EDA 现状 1 1.2 硬件描述语言 2 1.3 设计指标 4 第 2 章 EDA设计方法及其应用 5 2.1 分析方法 5 2.2 描述方法 7 2.3 实现方法 8 第 3 章 设计思想与方案论证 9 3.1 设计思想 9 3.2 论证分析 9 第 4 章 系统设计 11 4.1 顶层电路设计 11 4.2 数字秒表的设计原理 11 4.3 键输入消抖模块 12 4.4 时钟分频电路模块 13 4.5 控制电路模块 13 4.6 计时电路模块 14 4.7 模式选择模块 15 4.8 存储器模块 16 4.9 动态扫描译码显示模块 16 第5章 程序设计 18 第 6 章 仿真下载实现 21 参考文献 22 第一章 引 言 随着人们生活水平的日益提高,社会体系的日益完善,人们对于各种应用器材的要求也越来越高.秒表作为日常生活中,特别是体育运动中应用的特别广泛,所以精确且方便使用的秒表就被越来越多的人所选择.本秒表计时器用于体育竞赛及各种要求有较精确时的各领域，以往常利用中小规模集成电路实现，但一般体积大，使用携带不方便。利用 VHDL在 FPGA 或 CPLD 上实现 1/10 秒计时控制器，能充分发挥 VHDL 与可编程器件灵活、高效，集成度高的特点，基于 VHDL 实现 1/10 秒计时控制器具有重要的实际意义．此计时器是用一块专用的芯片，用 VHDL 语言描述的。它具有开关、时钟和显示功能,其体积小，携带方便。 1.1 EDA 现状 当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。推动该潮流迅速发展的决定性因素就是使用了现代化的 EDA 设计工具。EDA 是电子设计自动化 (Electronic Design Automation)的缩写，是 90 年代初，从 CAD（计算机辅助没计）、 CAM（算机辅助制造）、CAT(计算机辅助测试)和 CAE(计算机辅助工程)的概念发展而来的。EDA 技术就是以计算机为工具，在 EDA 软件平台上，对以硬件描述语言 HDL 为统逻描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式，即利用硬件描述语言来完成对系统硬件功能的描述，在 EDA 工具的帮助下就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。 EDA 技术中最为瞩目的功能，即最具现代电子设计技术特征的功能就是日益强大的逻辑设计仿真测试技术。EDA 仿真测试技术只需通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，在完成实际系统的安装后还能对系统上的目标器件进行所谓边界扫锚测试。这一切都极大地提高了大规模系统电子设计的自动化程度。 另一方面，高速发展的 CPLD/FPGA 器件又为 EDA 技术的不断进步奠定可坚实的物质基础。CPLD/FPGA 器件更广泛的应用及厂商间的竞争，使得普通的设计人员获得廉价的器件和 EDA 软件成为可能。 现代的 EDA 工具软件已突破了早期仅能进行 PCB 版图设计，或类似某些仅限于电路功能模拟的、纯软件范围的局限，以最终实现可靠的硬件系统为目标，配备了系统设计自动化的全部工具。如配置了各种常用的硬件描叙平台 VHDL、Verilog HDL、ABEL HDL 等；配置了多种能兼用和混合使用的逻辑描述输入工具，如硬件描述语言文本输入法（其中包括布尔方程描述方式、原理图描述方式、状态图描述方式等）以及原理图输入法、波形输入法等；同时还配置了高性能的逻辑综合、优化和仿真模拟工具。 1.2 硬件描述语言 硬件描述语言（Hardware Description Language ）是硬件设计人员和电子设计自动化（EDA）工具之间的界面。其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型。即利用计算机的巨大能力对用verilog HDL 或 VHDL 建模的复杂数字逻辑进行仿真，然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表（Netlist），根据网表和某种工艺