03 硬件描述语言Verilog基础 II.pdfVIP

下载本文档

1
0
约2.31万字
约 36页
2017-08-20 发布于湖北
举报
版权申诉

03 硬件描述语言Verilog基础 II.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

03 硬件描述语言Verilog基础 II

可重构系统基础第3课硬件描述语言Verilog基础 II 王韬信息科学技术学院 /wangtao 2015春季学期 1 课前复习 第2课硬件描述语言Verilog基础I  Combinational logic  Structural behaviorial Verilog  Designing combinational logic circuits with Verilog 2 Combinational logic  The outputs are functions of the inputs +  输入如果在任何时刻发生变化，一段特定时间后， + + 输出（可能）发生相应变化，且变化后的值是输入 + 的函数，这段时间叫做latency 10 ns  小问题：能否用combinational logic来实现 accumulator? XOR S  S  x 3 ns 3 Verilog A hardware description language (HDL) with syntax similar to C  To model electronic systems Two levels of abstraction in designing logic  Structural Verilog  Behavioral Verilog 4 Verilog elements (for combinational logic)  module  port declaration: input, output  wire reg  operators  arithmetic, concatenation, rational, conditional, …  assignment  always blocks  control statements  If…else…, case  module hierarchy 5 作业 在FPGA开发板上实现一个按键亮灯程序  验证方法：上板实测 使用Verilog写一个4位乘法器  假设Verilog 中不直接支持乘法运算A*B