用译码器设计组合逻辑电路.pptVIP

浙大数芯 * 浙大数芯 * Three active-HIGH outputs. 浙大数芯 * 浙大数芯 * 浙大数芯 * * ZDMC – Lec. #4 Four-bit Magnitude Comparator 4位比较器 * ZDMC – Lec. #4 4-位比较器的真值表 4位比较器 * ZDMC – Lec. #4 8-bit 比较 * ZDMC – Lec. #4 * ZDMC – Lec. #4 多位数值比较器 原理：从高位比起，只有高位相等，才比较下一位。 例如： * ZDMC – Lec. #4 比较两个8位二进制数的大小 * ZDMC – Lec. #4 课后作业 Recap 选择器、加法器、比较器 采用模块设计组合电路 HW2 /liupeng/教学工作 浙大数芯 * Multiplexers: Two-to-one-line, Four-to-one-line multiplexer, 74HC153, 浙大数芯 * 浙大数芯 * 浙大数芯 * Priority Encoders, includes the necessary logic to ensure that when two or more inputs are activated, the output code will correspond to the highest