通信电子系统综合设计实验_数字式测试信号发生器_指导书（副本）.pdfVIP

通信电子系统设计综合实验 指导书 数字式测试信号发生器设计 袁江南编 厦门理工学院 电子与电气工程系 通信教研室 2011 年2 月 数字式测试信号发生器设计 一、 设计任务 测试信号源是各种通信系统必备的测试仪器。信号发生器本身的工作原理也类似一台通 信发射机。通过本综合实验可以掌握一个电子系统较为完整的设计流程，理解通信电子系统 的结构。本设计的主要任务是使用 FPGA 技术设计一个测试信号发生器，可以产生指定的信 号，并且对信号的参数进行调节，同时显示信号的参数。具体信号的种类和要求见相应的设 计任务书。 二、 DDS 信号发生器的原理 图 1 DDS 原理框图 本设计的基本模块是 DDS 信号发生器。DDS 是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与传统的频率合成器相比，DDS 具有低成本、低功耗、高分辨率 和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键 技术。 DDS 的工作原理为：在参考时钟的驱动下，相位累加器对频率控制字进行线性累加， 得到的相位码对波形存储器寻址，使之输出相应的幅度码，经过模数转换器得到相应的阶梯 波，最后在使用低通滤波器对其进行平滑，得到所需频率的平滑连续的波形，其结构框图如 图 1 所示。 其中相位累加器由 N 位相位寄存器和 N 位相位加法器构成。当时钟 clk 脉冲到来时， 加法器就将频率控制字 K 与累加寄存器输出的累加相位数据相加，把相加后的结果送至累 加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用下产生的新相位数据反 馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样， 2 相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加 器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号 的相位，相位累加器的溢出频率就是 DDS 输出的信号频率。用相位累加器输出的数据作为 波形存储器（ROM）的相位取样地址，这样，这样就可把存储在波形存储器内的波形抽样 值（二进制编码）经查找表查出，完成相位到幅值转换。 波形存储器的输出送到 DA 转换器，DA 转换器将数字量形式的波形幅值转换成所要求 的合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净 的信号。 DDS 模块的输出频率是系统工作频率，相位累加器比特数 N 以及频率控制字 K（或称 为相位增量）三者的一个函数，其数学关系由式给出： f clk f out N ⋅K 2 当 K=1 时，DDS 输出最低频率，也称为频率分辨率，即频率的变化间隔为： f clk Δf N 2 因此，只要 N 足够大，DDS 可以得到很细的频率间隔。要改变 DDS 的输出频率，只要 改变频率控制字 K 即可。 只要使用多个 DDS 信号发生器，并控制其输出频率和相位，则可以产生双音和正交信 号。双音信号在射频功放的测试中有重要作用，可以用于观察射频系统的交调等参数。正交 信号是指相位相差 90 度的两路信号，可以用于实现正交调制。如果给波形存储器中装入不 同的波形数据，则可以产生不同的输出波形。 用相位累加器输出的数据作为波形存储器的取样地址进行波形的相位—幅值转换，即