数字逻辑与电路试验.PPT

数字逻辑与电路实验 实验一基本逻辑门的逻辑功能测试与应用 一、实验目的 1、掌握集成非门、或门、与非门、或非门、异或门的逻辑功能及功能转换； 2、掌握TTL、CMOS器件的使用规则； 3、熟悉数字逻辑与数字电路实验箱的结构、基本功能和使用方法。 实验一 二、实验原理和内容 在数字系统中，除应用与、或、非三种基本逻辑运算之外，还广泛应用与、或、非的不同组合，最常见的复合逻辑运算有与非、或非、与或非、异或和同或等。 （1）与非门 外引线功能端排列分别如图1-1 和1-2 所示。 实验一 图1-1 74LS00 四两输入与非门 图1-2 74LS20 双四输入与非门 实验一 （2）非门 外引线功能端排列如图1-3 所示。 （3）异或门 外引线功能端排列如图1-4 所示。 图1-3 74LS04 六反相器 图1-4 74LS86 四异或门 实验一 三、实验仪器、设备和器件 1、数字逻辑电路实验箱 一台。 2、集成电路74LS00、74LS04、74LS20、74LS32、74LS86。 实验一 四、实验内容与步骤 验证集成非门（74LS04）、或门（74LS32）、与非门（74LS00）(74LS20)、或非门（CD4001）、异或门（74LS86）的逻辑功能。 先查找相应集成芯片管脚图，如图1-5所示为与非门74LS00的管脚图，管脚标“VCC”接电源＋5V，管脚标“GND”接电源“地”，使芯片处于工作状态。以与非门为例按图1-6接线，门的输入端接逻辑开关输出插口，以提供“0”与 “1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。 实验一 门的输出端接由 LED发光二极管组成的逻辑电平显示器（又称0－1指示器）的显示插口，LED亮为逻辑“1”， 不亮为逻辑“0”。按表1-1真值表逐个测试各集成片的逻辑功能。 图1-5 74LS00的管脚图 图1-6 与非门逻辑功能测试 实验一 Y B A 图1-7 用与非门组成异或门逻辑电路 表 1-1 实验二：译码器及其应用 一、实验目的 1、掌握译码器的功能特点及使用方法； 2、掌握译码器实现逻辑函数的方法。 二、实验原理和内容 二进制译码器74LS138。 实验二 三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端Y0～Y7，以及三个控制端（又称使能端）S1、S2、S3。 当S1＝1、S2＋S3＝0（即S1=1, S2、S3均为0）时，译码器处于工作状态。 当S1＝0，S2＋S3 ＝X时，或 S1＝X，S2＋S3＝1时，译码器被禁止，所有输出同时为1。 实验二 用译码器实现组合逻辑函数F（A，B，C） 把3—8译码器74LS138地址输入端（A2、A1、A0）作为逻辑函数的输入变量（A、B、C），译码器的每个输出端Yi 都与某一个最小项mi 相对应，加上适当的门电路，就可以利用二进制译码器实现组合逻辑函数。 实验二 三、实验仪器、设备和器件 1、数字逻辑电路实验箱 一台 2、集成电路74LS00、74LS04、74LS138一只。 四、实验要求 要求学生自己复习有关译码器的原理，查阅有关二进制译码器实现组合逻辑函数的方法；根据实验任务，画出所需的实验线路及记录表格。 五、实验内容 译码器逻辑功能测试 1、按图2-1 接线。 图2-1 译码器逻辑功能测试 表2-1 2、根据表2-1，利用开关设置S1、S2、S3、及A2、A1、A0 的状态，借助指示灯观测Q0～Q7 的状态，记入表2-1中。 Φ－任意状态 3、用3—8线译码器设计一个电路，主裁判同意情况下，三名副裁判多数同意成绩被承认。 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F A B C D 表3-29 真值表 令A=S1为控制端，B,C,D为地址输入： B=A2, C=A1,D=A0 4、用3-8 译码器和必要的门电路实现逻辑函数 74LS138 A1 A0 A2 “1” B C A F 六、实验报告要求 1、根据实验结果分析译码器的逻辑功能。 2、写出所设计电路的逻辑表达式和真值表，画出逻辑电路图。 3、总结译码器设计组合电路的方法。 4、指出实验过程中存在的问题，并提出相应的改进方法。 实验三：全加器 一、实验目的 1、掌握全加器的功能及测试方法；