第七章基于原理图的设计输入-添加总线符号.pptVIP

基于原理图的设计输入-添加状态 图7.10 添加clear状态 ● 第七章 基于原理图的设计输入-添加迁移 状态迁移定义了状态机之间的状态变化。状态图中的状态变化用箭头描述。该状态的迁移是无条件的，因此不需要迁移的条件。通过下面的步骤，在clear和zero状态之间添加迁移： 1、在状态图编辑器的界面中，单击图标； 2、单击clear状态图标，然后再单击zero状态图标。可以看到在两个状态之间产生了由clear指向zero的箭头； 3、在状态图编辑器的界面中，单击图标，放弃继续添加迁移； ● 第七章 基于原理图的设计输入-添加迁移 图7.11 添加迁移 ● 第七章 基于原理图的设计输入-添加行为 状态行为描述的是在该状态下的输出的情况，通过下面的步骤将在clear状态中，驱动RST的输出为‘1’： 1、双击clear状态,弹出图7.12的状态对话框。在输出的对话框中输入rst=’1’的条件，当然也可以通过output Wizard生成。 ● 第七章 基于原理图的设计输入-添加行为 2、如果通过output Wizard的工具，在Logic Wizard中输入下面的值dout=rst，constant =’1’。 图7.12 状态对话框 ● 第七章 基于原理图的设计输入-添加复位条件 使用状态复位的特征，为状态机指定复位条件。状态机初始化这个特定的状态，并且当复位条件满足时，进入到下一个给定的状态。当RST或者DCM的lock信号满足条件时，状态机将进入到clear状态。下面的步骤将添加rst信号到状态机中： 1、在状态图编辑器的界面中，单击图标； 2、在clear状态单击鼠标，然后移动到clear状态的圆圈上，单击鼠标，如图7.13所示，这时产生一个状态复位的信号指示箭头； ● 第七章 基于原理图的设计输入-添加复位条件 图7.13 添加复位条件 ● 第七章 基于原理图的设计输入-添加复位条件 3、此时有一个提示出现，“should this reset be asynchronous(yes) or synchronous(no)?”，回答”yes”； 通过上面的步骤，完成了复位条件的添加。 ● 第七章 基于原理图的设计输入-设计输出和添加 ● 第七章 基于原理图的设计输入-设计输出和添加 ● 第七章 基于原理图的设计输入-设计完成 在该设计中，还设计到DCM1模块的建立，ROM模块的建立，Debounce模块的建立，这些模块的建立过程和前面是一样的，在此就不进行详细的说明了。这些模块建立完成后，必须通过Create Schematic Symbol工具生成RTL的符号，这样才能完成顶层原理图的设计。 顶层模块的生成过程和前面原理图的建立过程是一样的，只要遵循前面的步骤即可。 ● 第七章 1、说明基于原理图的设计输入方法。 2、举例说明状态图的设计方法。 3、建立一个基于原理图的设计工程。 第7章　习 题 何宾 2008.09 VHDL语言的出现使得许多PLD设计都是基于VHDL的设计流程，但是基于原理图的设计也有着重要应用。例如，对于一个简单数字系统设计而言，顶层文件使用原理图设计，这样做设计比较直观，容易理解，要比使用HDL例化语句描述简单。该章还是通过秒表的设计示例介绍基于原理图的设计流程。 在这里需要说明的是，一个有经验的EDA设计人员，会使用基于HDL语言、原理图和IP核的混合设计方法完成设计，这些设计方法可能使用在设计的各个模块中，而不会只局限在顶层模块中。 基于原理图的设计输入--主要内容 第7章 第七章 基于原理图的设计输入-工程建立 在建立工程前，需要将示例文件从光盘上拷到创建工程的路径下。该设计完成一个比赛用的秒表计时器。（设计文件通过/support/techsup/tutoria ls/tutorials9.htm资源下载）。下面给出基于原理图设流程的工程建立步骤： 1、在桌面上双击ISE9.2的图标，或者在开始菜单-所有程序-XilinxISE9.1-Project Navigator。在ISE主界面中选择File-New Project。如图7.1所示，桌面出现下面的界面； ● 第七章 基于原理图的设计输入-工程建立 图7.1 创建新工程的界面 ● 第七章 基于原理图的设计输入-工程建立