1.2 FPGA设计方法和要求.pptVIP

1.2 FPGA的设计方法与要求 ;1.2.1现代数字系统的设计方法;采用可编程逻辑器件通过对器件内部的设计来实现系统功能，是一种基于芯片的设计方法。设计者可以根据需要定义器件的内部逻辑和管脚，将电路板设计的大部分工作放在芯片的设计中进行，通过对芯片设计实现数字系统的逻辑功能。灵活的内部功能块组合、管脚定义等，可大大减轻电路设计和电路板设计的工作量和难度，有效地增强设计的灵活性，提高工作效率。同时采用可编程逻辑器件，设计人员在实验室可反复编程，修改错误，以期尽快开发产品，迅速占领市场。基于芯片的设计方法可以减少芯片的数量，缩小系统体积，降低能源消耗，提高系统的性能和可靠性。 ;采用可编程逻辑器件芯片和EDA软件，在实验室里就可以完成数字系统的设计和生产。可以实现无芯片EDA公司，专业从事IP模块生产。也可以实现无生产线集成电路设计公司的运作。可以说，当今的数字系统设计已经离不开可编程逻辑器件和EDA设计工具。 ;1. EDA技术 ;（1）EDA技术的内涵;（2） EDA技术的基本特征;①并行工程和“自顶向下”设计方法;②硬件描述语言（HDL）;③逻辑综合与优化;④开放性和标准化;⑤库（Library）;（3）EDA的基本工具;文字编辑器在系统级设计中用来编辑硬件系统的描述语言如VHDL和Verilog-HDL，在其他层次用来编辑电路的硬件描述语言文本如SPICE的文本输入。 图形编辑器用于硬件设计的各个层次。在版图级，图形编辑器用来编辑表示硅工艺加工过程的几何图形。在高于版图层次的其他级，图形编辑器用来编辑硬件系统的方框图、原理图等。典型的原理图输入工具包括基本单元符号库（基本单元的图形符号和仿真模型）、原理图编辑器的编辑功能、产生网表的功能3个组成部分。 ;仿真器又称模拟器，用来帮助设计者验证设计的正确性。在硬件系统设计的各个层次都要用到仿真器。在数字系统设计中，硬件系统由数字逻辑器件以及它们之间的互连来表示。仿真器的用途是确定系统的输入/输出关系，所采用的方法是把每一个数字逻辑器件映射为一个或几个过程，把整个系统映射为由进程互连构成的进程网络，这种由进程互连组成的网络就是设计的仿真模型。 ;检查/分析工具在集成电路设计的各个层次都会用到。在版图级，采用设计规则检查工具来保证版图所表示的电路能被可靠地制造出来。在逻辑门级，检查/分析工具用来检查是否有违反扇出规则的连接关系。时序分析器用来检查电路中的最大和最小延时。 优化/综合工具可以将硬件的高层次描述转换为低层次描述，也可以将硬件的行为描述转换为结构描述，转换过程通常伴随着设计的某种改进。如在逻辑门级，可用逻辑最小化来对布尔表达式进行简化。在寄存器级，优化工具可用来确定控制序列和数据路径的最优组合。 ;2. 现代数字系统的设计方法 ;在“ Top→down”（自顶向下）的设计方法中，设计者首先需要对整个系统进行方案设计和功能划分，拟订采用一片或几片专用集成电路ASIC来实现系统的关键电路，系统和电路设计师亲自参与这些专用集成电路的设计，完成电路和芯片版图，再交由IC工厂投片加工，或者采用可编程ASIC（例如 CPLD和 FPGA）现场编程实现。 ;在“ Top→down”（自顶向下）的设计中，行为设计确定该电子系统或VLSI芯片的功能、性能及允许的芯片面积和成本等。结构设计根据系统或芯片的特点，将其分解为接口清晰、相互关系明确、尽可能简单的子系统，得到一个总体结构。这个结构可能包括算术运算单元、控制单元、数据通道、各种算法状态机等。逻辑设计把结构转换成逻辑图，设计中尽可能采用规则的逻辑结构或采用经过考验的逻辑单元或模块。电路设计将逻辑图转换成电路图，一般都需进行硬件仿真，以最终确定逻辑设计的正确性。版图设计将电路图转换成版图，如果采用可编程器件就可以在可编程器件的开发工具时进行编程制片。;利用HDL语言，采用“ Top→down”（自顶向下）设计方法的设计系统硬件电路，一般分为三个步骤，如图1.2.2所示。 ;①行为描述： ;②寄存器传输描述RTL ;③逻辑综合 ;2. 现代数字系统的设计方法;利用HDL语言，采用“ Top→down”（自顶向下）设计方法具有以下优点： ①在“ Top→down”（自顶向下）的设计过程中，每一步都可以进行仿真，可以在系统设计过程发现设计存在的问题，可大大缩短系统的设计周期，降低费用，使电路设计更趋合理，其体积和功耗也可减小。 ②采用HDL语言，就可免除编写逻辑表达式或真值表的过程，使设计难度大幅度下降，，从而可以缩短设计周期。 ③采用HDL语言设计系统硬件电路时，主要的设计文件是用HDL语言编写的源程序，也可以将HDL语言编写的源程序转换成电原理图形式输出，降低了硬件电路设计难度，。 ④用HDL