06626数字逻辑.docVIP

06626数字逻辑复习资料 一 选择题 1．A． B． C． D．．A． B． C． D．．nA．n B．n C．2n D．n2 ．A． B． C． D．．N1，输出为高电平时可以驱动同类型的门数目为N2，则该门的扇出系数是 A．N1+N2 B．N1-N2 C．min(N1,N2) D．max(N1,N2) ．FPGAA． B． C． D．．D/A转换器性能的参数中，表示最小模拟量输出与最大模拟量输出之比的是 A． B． C． D．．A． B． C． D．．A． B． C． D．．A． B． C． D．．下列编码中是 A．8421码 B．码 C．格雷码 D．余3码将二进制数111111100转换成十六进制数为 A．FF0 B．FC C．3CF D．F3C3．组成CMOS非门的两个PMOS管和两个NMOS管A． B． C． D．．A． B． C． D．．A． B． C． D．6．nA．n2 B．2n C．n D．2n 7．J-K触发器的主触发器在接收输入信号发生翻转后，其状态保持不变，不再受输入J、K变化的影响，这种现象叫 A．B． C．D．．ROM可分为几种类型，这些类型中只能进行一次编程的是 A．PROM B．EPROM C．EEPROM D．Flash Memory ．D/A转换器的参数中，建立时间反应了电路的 A． B． C． D． 20．CPLDA． B． C． D．．A． B．C． D． 22．A． B． C． D．．A．B．C． D． 24．A． B． C． D．．A． B． C． D．．CMOS门PMOS管和NMOS管 A． B． C． D．．A． B． C． D．．nA． B． C． D．．A．PROM B．EPROM C．EEPROM D．Flash Memory ．A． B． C．D．．A．A+B+C’ B．BC C．(A+B)C D．ABC’ 2．4变量逻辑函数的最大项的是 A．A’+B+C’ B．A’B’CD C． A+B’+C+D D．(A+B)CD．PROMA．B． C． D．．LSI中的 A．B． C． D．．CMOS门PMOS管和NMOS管 A． B． C． D． 二 填空题 1．并非所有的竞争都会产生错误输出，通常，把不产生错误输出的竞争称为 。 2．从送入数字信号起，到输出模拟量达到稳定值为止所需要的时间称为 。 3．若某状态表中的状态数为4，则在进行状态分配时，二进制代码的位数应为 。 4．对具有特定含义的输入代码进行“翻译”，将其转换成相应输出信号的中规模组合逻辑集成电路是 。 5．时序逻辑电路按其工作方式的不同，可以分为同步时序逻辑电路和 。 6．将二进制数10111.001转换成十进制数是 。 7．相同变量构成的任意两个不同最小项相与结果为 。 8．TTL与非门的主要特性参数中，其允许的输入端数目称之为 。 9．基本R-S触发器的功能有保持、清0和 。 10．并非所有的竞争都会产生错误输出，通常，把导致错误输出的竞争称为 。 11．在函数的与-或表达式中，每个与项被称为该函数的 。 12．根据设计方法和功能定义，数字集成电路可分为非定制电路、全定制电路和 。 13．并非所有的竞争都会产生错误输出，通常，把不产生错误输出的竞争称为 。 14．若某状态表中的状态数为4，则在进行状态分配时，二进制代码的位数应为 。 15．在D/A转换器的主要参数中，描述满刻度范围内偏离理想转换特性的最大值，称为 。 16．若某状态表中的状态数为8，则在进行状态分配时，二进制代码的位数应为 。 17．从送入数字信号起，到输出模拟量达到稳定值为止所需要的时间，称为D/A转换器的 。 18．集电极开路与非门可以由门电路输出引线连接实现与逻辑，该功能称为 。 19．PROM、PLA、PAL和GAL等都属于低密度可编程逻辑器件；而高密度可编程逻辑器件主要包括FPGA和 。 20．根据电路结构模型和输入信号形式的不同，异步时序逻辑电路可分为脉冲异步时序逻辑电路和 。 21．数字系统中的逻辑电路按其是否具有记忆功能分为组合逻辑电路和 。 22．电路中竞争现象的存在，使得输入信号的变化可能引起输出信号出现非预期的错误输出，这一现象称为 。 23．判断一个电路是否有可能产生险象的方法有代数法和 。 三 简答题解答题设计分析题 1．ISP技术？ISP技术有哪些主要特点？（参见教材263页） 5．异步时