16位中央处理器设计与现场可编程门阵列实现 16-bit cpu design and fpga implementation.pdfVIP

下载本文档

2
0
约7.66千字
约 5页
2017-08-25 发布于上海
举报
版权申诉

16位中央处理器设计与现场可编程门阵列实现 16-bit cpu design and fpga implementation.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

16位中央处理器设计与现场可编程门阵列实现 16-bit cpu design and fpga implementation

第5卷第3期信息与电子工程 V01．5．No．3 2007年6月 INFORMATIONANDELECTRONICENGINEERINGJun．。2007 文章编号：1672-2892(2007)03—0206-05 16位中央处理器设计与现场可编程门阵列实现白广治，陈泉根 (中国工程物理研究院电子工程研究所，四川绵阳621900) 摘要：为了自主开发中央处理器(CentralProcessing Gate 行代码编写，并对编写的CPu代码进行仿真验证和现场可编程门阵列(FieldProgrammableArray，核进行FPGA应用，也可进行SoC设计应用。关键词：中央处理器；现场可编程门阵列；IP核；verilog 中图分类号：TP342 文献标识码：A 16一bitCPU andFPGA Design Implementation BAI CHEN Guang—zhi， Quan—gen ofElectronic China of Sichuan (Institute 621900， Engineering，AcademyEngineeringPhysics，Mianyang China) Abstract：A16一bitCPUi8studiedinthis the methodwhichhasalmosttheleast paper．Withdecoding it is method．It is in hardware executingcycles， designedbyTop—Down pI口grammed description verificationandFPGAverificationare tothecode．Theverification 1anguage一一Verilog．Simulation perfbrmed result8indicatethatthe16一bit work as be CPU than CPU8uchINTEL．Itcan usedin higherefficientlygeneral FPGAasIP canbeused inSoC asweU． core．Furthermore，it design words：CPU；FPGA；IP Key core；Verilog 1 引言 Sof时are (Interactive 启动ModelSim工具进行仿真。 2 16位CPU系统的实现言进行编程，对CPu指令集进行实现。 2．1 16位CPu的系统结构收稿日期：2006．11．14；修回日期：2007-03-26 万方数据第3期白广治等：16位中央处理器设计与现场可编程门阵列实现