CMOS器件设计.pptVIP

MOSFET Device Design Agenda CMOS: 器件设计流程 器件形成及影响因素 短沟MOSFET的考虑 HV MOS-LDMOS: 器件设计流程 高压器件的表征参数 高压器件尺寸和结构设计 高压器件特有的DC效应 Question: CMOS 器件形成及影响因素 短沟MOSFET的考虑 短沟效应 阈值电压rolling-off DIBL(较高漏压下） 穿通 窄沟效应 有效沟道长度及串联电阻 热载流子 CMOS CMOS形成： CMOS CMOS CMOS CMOS CMOS CMOS * * Get device Spec Judge whether device spec is reasonable Y/N Y N Modify device Spec Device Key Sizes Decision Key Process/Device Condition Others Start Meet Target Y/N Stop Y N Accept Y/N N Y Channel length(L)/width(W); L: short channel effect and device reliability; W: narrow width effect LDD implant: for punch through and optimize HCI performance; Hallo/pocket implant for rolling-off and punch through S/D: Xj(~0.3um) and Na/Nd(~1e20cm-3) Well: drive in well or retrograde well; Field implant: Field MOS VT adjust; APT : Against Punch through, but induce reverse short channel(TED) Gate oxide: for operation voltage and reliability Isolation (junction breakdown punch-through) or Field MOS Device and process reliability Optimization CMOS Device Design S/D implant LDD/Pocket or Hallo implant Gate oxide Vt implant Field/APT implant Well implant Well implant CMOS Retrograde well Drive in well Device 1） Well形成： Drive in well:适合工艺=0.35um 优点：better thermal budget tolerance； 缺点：worse lateral diffusion under field oxide； Retrograde well（包含：Well/APT/Vt implant):适合工艺=0.35um 优点：better short channel performance；better latch-up performance better punch-through performance 缺点：poor thermal budget tolerance； worse implant damage； 2） WellVt implant: 右图以N+多晶硅为例： a). 在小范围内Vt值与Vt的注入剂量近似线性关系； b). 在小范围内Vt值与well浓度近似线性关系 3）Gate oxide选择:工作电压和器件的可靠性（GOI和HCI) 4) LDD implant：S/D extension和pocket/hallo注入，目的改善器件HCI和短沟道性能 5）S/D implant：影响器件短沟效应及S/D电阻 短沟效应 阈值电压漂移：沟道长度减小，Vth降低 漏/源电荷共享：栅和源衬、漏衬PN结 共同分享沟道； 通过减小tox，提高沟道掺杂浓度Nb， 减小结深Xj来改善； 反短沟效应 随沟道长度的减小，Vth开始会增加， 一个最大值后，Vth才开始减小 原因：a）沟道Si-SiO2界面横向杂质 分布不均匀（注入损伤等在沟道边缘处引 起缺陷，导致硼聚集）；b