EDA技术及应用_第3章.pptVIP

第3章 Altera公司的CPLD/FPGA介绍 3.1 Altera公司的器件系列 3.1.1 CPLD器件 在MAX3000A、MAX7000S/AE/B等CPLD器件中，基本构造块称为宏单元（Macrocell），宏单元由可编程的“与阵列”和固定的“或阵列”构成。 器件的封装 3.1.2 Altera的FPGA 3.1.3 宏功能块及IP核 3.3 Altera公司ACEX 1K器件的结构特点 3.3.1 ACEX 1K器件的基本结构 3.3.2 ACEX 1K器件的主要资源介绍 3.5 Cyclone II系列FPGA Cyclone II系列FPGA的内部结构示意图 1.逻辑单元(LE) 2.逻辑阵列块（LAB） LAB互连 LAB控制信号 4.全局时钟网络及锁相环 时钟控制块 PLL 5.嵌入式存储器 6.嵌入式乘法器 7.IOE的结构及特性 5. 连续布线和分段布线的比较 连续布线具有集总式布线的优点 连续式互连 结构 分段式互连 结构 Cyclone II系列FPGA的主要性能比较 3.MultiTrack互连 * ALTERA公司的CPLD包括：MAX系列、MAXII系列和MAX V系列。 MAX3000（3.3V） MAX7000S（5V） MAX7000AE(3.3V) MAX7000B(2.5V) 宏单元 EPM3