计算机组原理实验指导书.doc

计算机组成原理实验指导书 指导教师：佘欣媛目 录第一章 实验系统介绍 1.1 实验系统组成 实验系统由一台计算机+实验箱组成，如图1-1所示： 图1-1 实验系统示意图 实验箱：ZY CH-4 SOPC实验开发平台； USB Blaster下载线：计算机通过USB接口连接实验箱，对实验箱上FPGA/CPLD以及配置芯片进行编程、调试等操作； 1.2 实验箱介绍 CH-4实验系统主板器件位置如图1-2所示 FPGA： EP3C16Q240C8N（15408Les） 配置芯片： EPCS16SI8N (2MB) SDRAM： HY57V561620 (32MB) LCD及触摸屏： 5.6吋TFT LCD屏、触摸屏，屏幕分辨率：640x480。型号：群创AT056TN53。 LCD控制电路： 使用CPLD EPM1270T144C5、SRAM 61LV25616*2；可控制至少16位色LCD，可兼容MCS51系列单片机接口。 触摸屏控制电路： AD7843 LED发光二极管： 8位 ￠5mm红、黄、绿、兰各2 位 数码管(动态扫描)：LG5641AHx2 8位7段数码管 0.5吋共阴红 按键： 8位 OMRON按键 二值开关： 8位 键盘： 4x4 OMRON按键 上电及手动复位电路： 蜂鸣器： 3V无源蜂鸣器 1个 温湿度传感器： SHT10 实时时钟电路： PCA8563(带锂电池) 铁电存储器： FM25V05(64KB) SD卡接口： 带2GB SD卡 PS2接口： 带电压钳位保护 2路可控时钟源(1Hz，10Hz，100Hz，1KHz，10KHz，100Khz，1MHz，10MHz)：分别用BCD拨码开关选择，掉电时设置值不丢失。 串口： MAX3232 USB接口： FT232R 扩展接口座(40P)：36IO，带电压钳位保护，兼容台湾友晶公司DE2开发板扩展接口。 1.3 组成原理扩展板 CH-4实验箱中提供连接好的扩展板是组成原理/数字逻辑扩展模块，实验系统主板通过4位IO口控制组成原理/数字逻辑扩展板的LCD、发光二极管、二值开关、脉冲开关等输入输出资源。 组成原理/数字逻辑扩展模块配置如下： 面包板 1块： ●一个端子条300个插孔 ●两个分配条，100个插孔 ●适用线径：29-20 AWG ●尺寸：83.5x54.5x8.5mm;8.2x5.3x0.85cm 面包板相关实验IO接口： LED发光二极管 8个 二值开关 8位 2 x16字符点阵液晶 1块 LED发光二极管 60个 二值开关 60位 触发按键（上升沿） 2位 触发按键（下降沿） 2位 控制器CPLD EPM1270C5N 1片 1.4实验软件环境 实验软件： 1、Quartus II 9.1 ： Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 2、SOPC Builder: SOPC builder是QuartusII中用来建立、开发、维护系统的平台，可构成包括处理器、外设和存储器接口等常用系统组成的总线系统。它能够实现让系统设计人员快速开发系统，大大提高FPGA设计人员的工作效率。 Nios II 9.1： 是一种开发人员广泛应用的，包含编辑、编译和调试应用软件等功能的集成开发环境。 简要来说，使用以上三种软件共同了FPGA硬件系统的开发，其中在SOPC Builder中完成系统硬件的设计，Nios II中完成对硬件实现控制的软件设计，Quartus II完成对设计好的硬件进行管脚等配置、编译，然后下载到实验平台的FPGA芯片中。第二章 组成原理实验 配合计算机组成原理理论课程，实验课程共分六个实验： 总线传输实验； 存储器实验； IO（DMA）实验； 运算器实验； 指令系统实验； 最小系统实验。 实验一 总线传输实验 实验目的与要求 掌