试验一脉冲分频选择电路.DOC

实验一 脉冲分频选择电路 一、设计要求 1、设计要求 （1）设计一个8级倍率为10的分频电路。输入频率为10MHz，输出频率分别为1Hz、10Hz、100Hz、1kHz、10kHz、100kHz、1MHz、10MHz的八组占空比为50%的脉冲信号。 （2）设计一个8输入、8输出的信号选择分配电路。通过三个按键编码选择8组不同频率的脉冲信号（输入）并分配给指定的8个发光二极管（输出）。 2、设计框图 图 1 脉冲分频选择电路框图 输入信号：10MHz时钟信号OSC； 三位选择键A、B、C，可用按键SWi设定； 输出信号：8个LED发光二极管，由实验装置上的L27~L34提供。发光二极管L27~L34的共阴极端由一个3线-8线译码器74138的输出Y6控制，译码器的3位输入码分别由FPGA的I/O端口DE3、DE2、DE1控制，所以3线-8线译码器的3位输入码DE3、DE2、DE1为“110”时，输出Y6为0，可以点亮发光二极管L27~L34。如图2所示。 图2 LP-2900开发装置FPGA与LED数码显示器的电路连接 二、 设计原理分析 1．脉冲信号分频 m进制计数器的状态循环周期为m个计数时钟周期，所以可实现对时钟频率的m分频。n个m进制计数器串接可实现mn进制计数器，对时钟进行mn分频。本节要求设计输出8级频率差为十倍的分频电路，可采用十进制计数器级联实现。如图3所示。