复杂可编程逻辑器件与应用课件_第六章.ppt

一、 CPLD/FPGA器件的配置 器件编程下载的分类 器件编程下载的分类 CPLD/FPGA器件的工作状态 二、MAX系列非易失性器件的下载配置 用ByteBlaster的JTAG模式进行配置 JTAG接口 ByteBlaster 10针示意图 用ByteBlaster对MAX7000，MAX9000系列器件编程连接示意图 Byteblaster下载线的接口电路 用ByteBlaster下载线进行下载配置 三、FLEX/ACEX系列FPGA的下载配置 FLEXl0K/ EP1K系列器件有四种配置方式： 常用的配置引脚 常用的配置引脚 1、主动串行配置（AS）或EPC1配置方式 EPC1配置电路图 工作过程 2、被动串行配置（PS）方式 2、被动串行配置（PS）方式 PS方式工作过程 PS方式工作过程 利用微处理器进行多器件配制电路 3、被动并行同步配置（PPS）方式 在PPS方式使用的芯片引脚： 4、被动并行异步（PPA）配置方式 4、被动并行异步（PPA）配置方式 四、ALTERA的编程文件 四、ALTERA的编程文件 四、ALTERA的编程文件 由微处理器产生一个由低到高的跳变送到nCONFIG引脚，然后微处理器将配置数据送到DATA0引脚，该数据被琐存，直至CONF_DONE变为高电平。它先将每字节的最低位LSB送到FPGA器件。 DCLK CONE_DONE变为高电平后，DCLK必须有多余的10个周期来初始化该器件，器件的初始化是由下载电缆自动执行的。 在PS方式中没有握手信号，所以，配置时钟的工作频率必须要低于10MHz。 DCLK 在多器件PS方式中，第一片FLEX10K的nCEO引脚级联到下一片FLEX10K的nCE引脚。在一个时钟周期之内，第二个FLEX10K器件开始配置，因此，对于微处理器来说，要转移的数据是透明的。 DCLK DCLK 在PPS方式配置方式中，一般由单片机进行控制。 ▲ MSEL1／MSEL0，配置方式选择 ＝10： PPS ▲ nSTATUS： 配置状态， ▲ CONFIG_DONE：配置完成 ▲ nCONFIG ： 配置控制信号输入；低电平使器件复位，在由低到高的跳变过程中启动配置过程。 ▲ nCE: 器件的使能输入。配置过程中，nCE必须始终为低。 ▲ DCLK：配置时钟。输入引脚，由单片机提供时钟。 ▲ DATA0～7： 配置数据。 利用MCU+EEPROM来进行FPGA的PPS方式配置 多器件配置 1、在PPA方式下，nCONFIG一般是由单片机控制。为了启动配置过程，单片机将nCONFIG置为高电平。 2、单片机把控制信号nCS和CS送到FLEX 10K器件的nCS和CS端。 3、单片机将8bit的配置数据放在FLEX10K器件的数据端，并且给nWS一个负脉冲。 PPA方式配置过程 4、在nWS的上升沿，FLEX10K器件将该字节配置数据锁存，然后，FLEX10K器件输出RDYnBSY为低，表明它正在处理该字节信息，此时单片机可以完成其他的系统操作。 FLEX10K器件可以在其内部将每一个字节的配置数据串行化。当FLEX10K器件准备接收下一个配置数据时，就使RDYnBSY变高，而单片机检测该高电平信号后，再决定是否送出下一个字节的配置数据。 5、配置过程可以通过nCS或CS引脚予以暂停。 异 ① SRAM Object格式（.sof）: SOF 格式文件用于FLEX 器件的Bit Blaster 或Byteblaster被动配置方式。MAX+PLUS II编译综合工具会在编译综合过程中自动为FLEX系列器件生成SOF数据格式文件, 其它数据格式均可由该种格式转化而成。 ALTERA 公司的开发系统MAX+PLUSⅡ可以生成多种格式的编程数据文件。对于不同系列器件, 所能生成的编程/配置文件类型有所不同, 但大致可有下面几种类型: * CPLD/FPGA的配置与下载 第六章 一、CPLD/FPGA器件的配置 二、MAX系列非易失性器件的下载配置 三、FLEX/ACEX系列FPGA的下载配置 四、ALTERA的编程文件 ▲ 把CPLD/FPGA设计代码送入芯片的过程（或操作）称为对CPLD/FPGA器件的配置，也称为下载。 ▲ 经过配置的CPLD芯片，就成为具有用户需要功能的专用数字电路或数字系统。 ▲ 对CPLD/FPGA芯片进行编程配置的方式有多种。 1、按使用计算机的通讯接口划分： （1）串口下载（BitBlaster或MasterBlaster）； （2）并口下载（ByteBlaster）； （3）USB接口下载(MasterBlaster或APU)等方式。 2、若按使用的CPLD/FPGA器件划