天津科技大学数字4.ppt

第四章 组合逻辑电路 4.1 概述： 分析步骤： 4.2.2 组合电路的设计方法 例：设计一四舍五入电路 4.3 若干常用的组合逻辑电路 4.3.1 编码器 当S’= 0时逻辑式为 例： 例： 二-十进制优先编码器（BCD 码编码器） 4.3.2 译码器 3线- 8线译码器74HC138 例： 二、二-十进制译码器（BCD 码译码器） 三、显示译码器 四、用译码器设计组合逻辑电路 3.3.3 数据选择器 一、数据选择器的工作原理 二、用数据选择器设计组合逻辑电路 例： 例： 例： 4.3.4 加法器 一、1位加法器 2. 全加器 二、多位加法器 并行加法器 三、加法器的 应用 2. 用加法器实现减法运算 3. 用加法器实现代码转换 4.3.5 数值比较器 一、1位数值比较器 二、多位数值 比较器 比较器功能扩展 数值比较器的应用 4.4 组合逻辑电路中的竞争—冒险现象 4.4.1 竞争—冒险现象及其成因 3.4.2 检查竞争—冒险现象的方法 3.4.3 消除竞争—冒险现象的方法 本章要掌握的重点内容 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 2 3 4 5 6 7 8 9 Ya Yb Yc Yd Ye Yf Yg A3 A2 A1 A0 数字 输 出 输 入 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 10 11 12 13 14 15 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 七段显示译码器7448 灯测试输入 (LT)’： 可测试数码管发光段是否 正常。当(LT)’=0时，数码管七段应该全亮，藉 此检查数码管的各段能否正常发光 灭零输入信号(RBI)’：能把数首和数尾不需要 显示的零熄灭，使显示的结果更加清晰。例如 在出现0020.0800这个数时，只显示20.08。 消隐输入(BI)’：当(BI)’=0时，所有的段不显示， 可以用于闪烁功能或降低功耗 附加功能控制端作用如下： 灭零输出(RBO)’：用作级联灭零控制。当显示 多位数码时，整数部分的灭零顺序是高位先于 低位，小数部分则相反。所以，在整数显示时， 用高位片的(RBO)’与低位片的(RBI)’相连，可 保证正确的灭零作用。将(RBI)’和(RBO)’配合 使用，很容易实现多位数码显示的灭零控制。 用7448可以直接驱动共阴极的半导体数码管。 n变量二进制完全译码器和与非门或或门组合 可以实现任何形式输入变量数不大于n的组合逻 辑函数。 例： 用3线-8线译码器74138和门电路产生如下多输 出逻辑函数的逻辑图 Z1 = AC Z2 = A’B’C+AB’C’+BC Z3 = B’C’+ABC’ = AB’C+ABC = A’B’C+AB’C’+A’BC+ABC = A’B’C’+AB’C’+ABC’ Z1 = m5 + m7 Z3 = m0 + m4 + m6