数字逻辑 第五章时序逻辑电路.ppt.ppt

第五章 时序逻辑电路 5 – 1 时序逻辑电路的分析 二、时序逻辑电路的分类 三、时序逻辑电路的分析方法 例：分析下图所示时序逻辑电路的逻辑功能。 例：分析下图所示时序逻辑电路的逻辑功能。 5-2 同步时序逻辑电路的设计 时序逻辑电路的设计方法 例：设计一个串行数据检测器，输入的串行数据X与时钟cp同步。当输入数据中出现11100序列时，检测器输出“1”。 系统无自启动能力时的解决办法（一）： 系统无自启动能力时的解决办法（二）： 例：设计一个自动售饮料机的控制电路。 5 – 3 寄存器与移位寄存器 一、寄存器 二、移位寄存器 例：用74LS194实现4位数据串行左移/右移输入、并行输入寄存功能。 例：用74LS194实现8位流水灯（亮7暗1）。 例：用74LS194构成7位数据右移串行输入－并行输出转换器，要求设置一个标示位，转换完成后，标示位输出低电平。并以输入数据1001110为例说明其工作过程。 5-4 计数器 一、计数器工作原理 例：将上例改为十进制计数器(用JK触发器)。 二、计数器集成芯片－－74LS160 / 74LS161 （3）应用 例：用74LS161构成256进制（8位二进制）同步计数器。 例：用74LS161构成10进制计数器。 例：用74LS161构成10进制计数器。 例：设计一可控进制计数器，当控制端A=1时为6进制计数器，当A =0时为9进制计数器。用74LS161实现。 3、状态编码 3种状态，需2位二进制数表示，采用两只触发器。编码如下： S0 ：00； S1 ：01； S2 ：10. 11作为任意项。 Q1 Q0 AB/YZ 图例 01/00 00/00 10/10 00/00 00/00 10/00 01/10 10/11 01/00 00 10 01 Qn+1 = J Qn + K Qn 4、选择触发器；利用卡诺图由状态图求输出方程和各触发器驱动方程。 为使电路较为简单，采用JK触发器。 AB Q1Q0 00 01 11 10 00 01 11 10 01/00 00/00 10/10 00/00 00/00 10/00 01/10 10/11 01/00 00 10 01 Q1 Q0 AB/YZ * * * * * * * 将AB=11;Q1Q2=11作为任意项。 (1) 作Q0n+1的卡诺图，求J0 、K0。 1 1 Q0n+1 = BQ1 Q0n + ABQ0n 得 J0 =B Q1n ; K0 = A+B 可知 Qn+1 = J Qn + K Qn 01/00 00/00 10/10 00/00 00/00 10/00 01/10 10/11 01/00 00 10 01 Q1 Q0 AB/YZ AB Q1Q0 00 01 11 10 00 01 11 10 * * * * * * * (2) 作Q1n+1的卡诺图，求J1、K1。 1 1 K1 = A+B 可知 1 Q1n+1 = (AQ0+BQ0) Q1n + ABQ1n 得 J1 = AQ0+BQ0 （3）求 Y/Z输出方程 AB Q1Q0 00 01 11 10 00 01 11 10 * * * * * * * 1/0 1/0 1/1 Y = A Q0n + AQ1n + BQ1n Z = AQ1n 01/00 00/00 10/10 00/00 00/00 10/00 01/10 10/11 01/00 00 10 01 Q1 Q0 AB/YZ 5、由驱动方程、输出方程画电路图 J0 =B Q1n ; J1 =A Q0n + B Q0n ; Y = A Q0n +(B + A)Q1n Z = AQ1n K0 = A+B K1 = A+B J cp Q Q K J cp Q Q K FF0 FF1 B ?1 ? ? A ?1 ? ? cp ? ? ? ? ?1 Y Z ? ? J0 =B Q1n ; J1 =A Q0n + B Q0n ; K0 = A+B K1 = A+B Y = A Q0n +(B + A)Q1n Z = AQ1n 6、检查无效态自启动能力及逻辑关系 01/00 00/00 10/10 00/00 00/00 10/00 01/10 10/11 01/00 00 10 01 01/10 10/11 11 00/00 由次态方程和输出方程得任意项状态表，由状态表得状态图。 由状态图可知： （1）在11状态下，若AB=00，系统无法自启动； （2）在11状态下，若AB=01或10时，系统能自启动但输出出错（饮料5角一杯）。 改进方